高通
ISP Design Engineer, up to Staff
ISP Design Engineer, up to Staff
发布于 大约 12 小时前普通员工/个人贡献者
Taipei, Taipei City, Taiwan
中级经验
全职员工
仅现场办公
硕士
SystemVerilog
低功耗设计
图像处理
RTL设计
SoC集成
ISP
SystemC
AI 估算 · 20k–35k
高通资深ISP设计岗位，技术门槛高，薪资竞争力强，参考台湾半导体行业硕士工程师薪资水平。
职位详情
关于这个职位
该职位是高通SoC设计团队中的ISP设计工程师，负责开发先进的图像信号处理硬件流水线，应用于IoT、移动设备和嵌入式平台
你将与算法、系统、RTL、验证等团队紧密合作，将复杂的图像质量需求转化为高效、低功耗的硬件实现
适合对成像算法和硬件设计有深厚兴趣的工程师
最低要求
电子工程、计算机工程、计算机科学或相关领域硕士学历
扎实理解图像信号处理算法和概念（去马赛克、滤波、HDR、色彩流水线、降噪等）
熟练的RTL设计技能（Verilog/SystemVerilog），有微架构开发和数据通路设计经验
精通C/C++/SystemC/Python，用于建模、仿真和算法分析
有SoC集成、存储层次、带宽/性能估计和低功耗设计技术经验
能够跨职能合作，从概念到芯片交付设计
工作职责
架构、设计和优化ISP硬件模块，包括去马赛克、降噪、色彩校正、色调映射、锐化、HDR合并、空间/时间滤波及其他图像质量流水线
将成像规范和算法需求转化为高效的微架构和硬件友好实现，平衡图像质量与面积、功耗和延迟约束
开发C/C++/SystemC模型用于算法验证、性能估计、带宽分析和设计空间探索
使用KPI（如图像质量指标、吞吐量、延迟、存储带宽和能效）评估ISP性能，基于定量数据提出设计改进
与验证团队合作定义测试计划、参考模型比较、覆盖率指标和调试流程，以实现稳健的预硅验证
与物理设计团队合作，通过流水线设计、时序收敛策略、时钟/电源域规划和架构权衡分析来满足PPA目标
支持硅后启动、调试和性能与预硅模型的相关性分析
贡献架构文档、编程指南和跨团队设计评审
优先资格
有实现ISP流水线或图像质量算法硬件的经验，例如Camera工程师相关角色
有计算摄影、多帧融合、计算机视觉工作负载或基于ML的图像质量算法背景
熟悉传感器流水线、3A（AWB/AEC/AF）、调试工作流或相机系统集成
有脚本语言经验优先
有FPGA流程经验优先
AI 洞察
优缺点分析
优点
- 高通在通信和半导体领域的领先地位，平台优势明显
- 涉及前沿的ISP和计算机视觉技术，技术积累价值高
- 跨团队合作，能够接触从算法到芯片的全流程
- ISP算法复杂，需要深入理解硬件实现细节
- 严格PPA要求，设计权衡难度较大
- 适合对成像算法和硬件设计有浓厚兴趣，具备扎实数字电路基础，并希望在芯片设计领域深耕的工程师
缺点 / 挑战
- 半导体行业节奏快，可能面临项目压力
角色解读
- 成长为ISP架构专家，主导下一代图像处理方案
- 转向SoC系统架构或芯片级设计角色
- 发展技术领导力，带领团队完成复杂项目
- 设计和优化ISP硬件模块，包括去马赛克、降噪、HDR等图像处理流水线
- 开发C/C++/SystemC模型进行算法验证和性能分析
- 与算法、验证和物理设计团队协作，确保设计满足PPA目标
- 扎实的图像信号处理算法知识
- 熟练的Verilog/SystemVerilog RTL设计和微架构开发能力
- C/C++/SystemC/Python建模和仿真经验
- 低功耗设计和SoC集成经验
申请策略
- 了解高通在相机和IoT领域的产品线，准备针对性的项目案例
- 强调团队协作和跨功能沟通能力
- 突出ISP相关项目经验，特别是硬件实现或算法建模
- 强调RTL设计能力，列出具体模块或IP开发经历
- 展示使用C++/SystemC进行性能建模的成果
- 复习ISP流水线关键算法，如去马赛克、降噪、HDR等
- 学习计算摄影和基于ML的图像质量增强技术
- 熟悉低功耗设计方法和时序分析工具
面试指南
- 从算法原理入手，分析硬件实现的约束，再提出设计权衡方案
- 使用具体项目案例，说明从需求到实现的全过程，突出量化分析和问题解决能力
- 请解释去马赛克算法的工作原理及常见实现方式
- 如何评估ISP模块的带宽和功耗？有哪些优化方法？
- 描述一个你参与的RTL设计项目，遇到哪些挑战？如何解决？
- 如何将算法需求转化为硬件微架构？请举例说明
- 你对低功耗设计技术有哪些了解？如何在ISP流水线中应用？
- 系统复习ISP pipeline的各模块算法和硬件实现要点
匹配度报告
75
综合匹配度
高通ISP设计岗，前沿技术，薪资优厚，但工作强度可能较大。
适合人群
最适合追求技术成长和职业发展的求职者，愿意在半导体领域深耕。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利80
成长发展85
工作生活60
使命价值75
薪资福利匹配
80较高
高通作为行业巨头，薪资福利具有较强竞争力，但JD未明确具体数字，整体属于市场水准。
薪资信号市场水准 (20K-35K/月)
成长发展匹配
85较高
职位涉及前沿ISP技术和复杂硬件设计，技能成长空间大，但JD未明确提到晋升路径。
技术前沿前沿/新兴技术
技术栈ISP、Verilog、SystemVerilog、C++、SystemC、Python、ML、计算机视觉
业务类型profit_center
工作生活匹配
60中等
未提及远程或弹性工作，硬件设计岗位通常需要现场办公，且可能存在加班。
工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值匹配
75中等
半导体行业处于高速增长赛道，ISP技术对智能设备成像有显著社会效益，但职位本身使命感信号不强。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs