高通
ASICS Engineering, Director
ASICS Engineering, Director
发布于 大约 11 小时前高层管理(VP/总经理/CEO)
Hsinchu City, Hsinchu City, Taiwan; Taipei, Taipei City, Taiwan
专家级经验
全职员工
仅现场办公
本科
算法
ASIC
SoC
RTL
混合信号
数字设计
DFT
模拟设计
Power/Performance
AI 估算 · 57k–96k
台湾半导体产业总监级薪资较高，加之高通品牌溢价，月薪约5.7-9.6万人民币，14薪
职位详情
关于这个职位
该职位是高通ASICS Engineering部门的Director，负责领导端到端的ASIC项目执行，涵盖定义、数字/模拟设计、验证、实现和文档
您将主导SoC交付、数字设计、混合信号设计、算法定义以及实现签核，与跨职能团队合作推动架构决策和权衡
适合拥有丰富ASIC领导经验的技术专家
最低要求
Bachelor's degree in Science, Engineering, or related field and 14+ years of ASIC design, verification, validation, integration, or related work experience. OR
Master's degree in Science, Engineering, or related field and 12+ years of ASIC design, verification, validation, integration, or related work experience. OR
PhD in Science, Engineering, or related field and 10+ years of ASIC design, verification, validation, integration, or related work experience.
工作职责
SoC Leadership
Lead end-to-end SoC delivery across definition, implementation, verification, and production ramp, ensuring quality, schedule, and power/performance targets are met.
Drive alignment and decision-making across digital/analog design, algorithms, and SoC implementation teams to execute a unified product strategy.
Digital Design Leadership
Own digital design execution from definition through design, verification, and documentation across multiple product lines.
Set architecture direction and approve key trade-offs across logic design, micro-architecture, and system-level simulation.
Govern the full digital implementation flow (RTL to synthesis, place & route, signoff timing, and power), establishing best practices and release readiness criteria.
Drive data-driven debug and correlation using silicon/bench measurements, experiments, and tooling to accelerate root-cause closure and improve yield/robustness.
Provide technical leadership for next-generation initiatives, mentoring senior engineers and influencing platform roadmap decisions.
Analog/Mixed-Signal Leadership
Lead analog design execution from definition through design, verification, and documentation across high-performance, low-power products.
Define architecture and circuit specifications based on system-level requirements, performance targets, and integration constraints.
Own the full design cycle from system definition and modeling to circuit implementation and simulation, partnering closely with digital and algorithm teams.
Oversee silicon bring-up and evaluation, driving correlation, performance validation, and continuous improvement across revisions.
Champion next-generation analog/mixed-signal innovations, setting design standards and coaching teams on best-in-class methodologies.
Algorithm Leadership
Lead algorithm definition, verification, and documentation, ensuring algorithm-to-hardware alignment and measurable system-level gains.
SoC Implementation & Signoff Leadership
Oversee SoC implementation and signoff, including P&R, packaging enablement, DFT/test strategy, and production readiness.
AI 洞察
优缺点分析
优点
- 高通是全球通信和半导体巨头，技术平台领先，资源丰富
- 总监级别享有高度自主权和技术决策权，能深度影响产品路线图
- 接触最前沿的ASIC技术（如5G、AI芯片），技能成长空间大
- 台湾半导体产业生态成熟，薪资和福利具备竞争力
- 需要同时领导数字、模拟、算法多个技术领域，跨学科能力要求高
- 适合拥有十年以上ASIC经验、具备技术领导力且乐于在大型跨国企业中推动变革的资深工程师/经理
缺点 / 挑战
- 项目周期紧、质量要求严格，需应对复杂的权衡和快速的决策压力
- 身处海外（台湾），对大陆求职者可能存在文化和适应挑战
角色解读
- 内部晋升为更高级别的工程副总裁或技术Fellow
- 横向拓展至其他产品线或更大规模的SoC项目领导角色
- 积累行业影响力，成为半导体行业的技术领袖或CTO
- 领导ASIC和SoC项目的完整生命周期，从定义、设计、验证到生产交付
- 制定数字、模拟混合信号和算法的技术方向与架构决策
- 管理跨功能团队（数字、模拟、算法、实现），确保进度、质量和性能目标达成
- 推动硅片调试、性能相关性与下一代技术创新
- 深厚的ASIC/SoC设计经验，覆盖数字和/或模拟领域
- 熟悉RTL设计、综合、布局布线、时序签核、功耗优化等全流程
- 具备跨团队领导力和复杂项目权衡决策能力
- 了解先进工艺节点和低功耗设计方法论
申请策略
- 深入了解高通在5G/6G、AI、汽车等领域的ASIC布局，并在面试中展现战略视角
- 准备1-2个你主导的项目复盘，清晰阐述技术挑战、决策过程与最终成果
- 突出领导过的ASIC/SoC项目规模、工艺节点、性能指标以及团队管理经验
- 强调在数字/模拟设计、算法或实现某一领域的深度技术专长
- 展示跨职能协作和推动关键决策的成功案例，尤其涉及性能、功耗、面积权衡
- 列出专利、论文或行业标准参与等影响力证据
- 若缺乏模拟或算法背景，可提前补充混合信号设计或数字信号处理知识
- 熟悉高通常用的设计工具和流程（如Cadence、Synopsys工具链）将加分
面试指南
- STAR法则：描述情境、任务、行动和结果，突出技术判断和领导作用
- PPA权衡：先明确目标优先级，再展示数据驱动的分析方法和决策流程
- 领导力案例：强调跨团队协调、冲突解决和长期能力建设
- 描述一次你领导复杂ASIC项目时遇到的最大技术挑战及你的解决策略
- 如何在数字和模拟设计之间进行权衡？请举例说明
- 你如何确保SoC的功率/性能/面积（PPA）目标达成？
- 请谈谈你对先进制程节点（如5nm、3nm）下设计挑战的理解
- 如何培养和激励团队中的资深工程师？
匹配度报告
69
综合匹配度
高通ASIC技术总监，薪资优厚、技术前沿，但工作强度大、地点在台湾。
适合人群
适合优先追求技术成长和薪资回报、对工作生活平衡要求不高的资深技术领导者。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利80
成长发展85
工作生活40
使命价值70
薪资福利匹配
80较高
该职位薪资丰厚（总监级别），高通常规福利（如股票、健康保险）较好，但未明确列出具体福利，且工作地点在台湾，对中国大陆求职者可能涉及薪酬税差异。
薪资信号偏高 (57K-96K/月)
成长发展匹配
85较高
领导前沿ASIC技术，涉及5G、AI等先进领域，技术成长空间大；但JD未明确提及培训或晋升路径，岗位本身已为高级别，后续晋升通道可能相对窄。
技术前沿前沿/新兴技术
技术栈ASIC、SoC、5G、低功耗、先进制程
业务类型profit_center
工作生活匹配
40较低
仅现场办公，未提及远程或弹性工作；台湾半导体行业工作节奏快，可能存在加班压力，WLB信号较弱。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值匹配
70中等
高通在通信技术领域有重要社会价值，推动行业进步，但职位更偏向商业驱动，使命信号不明显。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）
Watch Jobs