Digital Test Engineer (SCAN/MBIST), senior

优缺点分析

角色解读

• 技术纵深发展：成为DFT架构师或首席工程师，负责最复杂芯片的测试策略
• 横向拓展：转向芯片设计、验证或EDA工具开发等方向
• 管理路径：带领小型测试团队，担任技术主管或工程经理
• 负责芯片扫描链（SCAN）和内建自测试（MBIST）的设计、实现和调试，确保测试覆盖率和良率
• 与设计、验证团队协作，将DFT功能集成到芯片中，并优化测试时间和功耗
• 使用自动化测试设备（ATE）进行芯片测试和故障分析，提升产品质量
• 编写技术文档，支持从设计到量产的整个流程
• 扎实的数字电路设计基础，熟悉SCAN、MBIST、ATPG等DFT技术
• 熟练掌握EDA工具，如Synopsys DFT Compiler、TetraMAX等
• 具备脚本编程能力（如Python、Perl、Tcl），用于自动化测试流程
• 良好的沟通能力和团队协作精神，能与全球团队有效合作

申请策略

• 高通非常重视技术能力和问题解决能力，面试中多准备实际案例和细节
• 关注DFT领域最新趋势，如FinFET工艺下的测试挑战
• 突出DFT相关项目经验，尤其是SCAN和MBIST的具体实现和效果
• 强调使用过的EDA工具（如Synopsys、Cadence）和脚本语言
• 展示与设计、验证团队协作的成功案例，体现跨部门沟通能力
• 如有专利或技术文章，务必列出
• 提前复习DFT基础知识，如扫描链结构、ATPG原理、MBIST算法
• 练习Python或Tcl脚本，提升自动化测试效率

面试指南

• 对于技术问题：先阐述基本概念，再结合实际项目经验，最后总结效果
• 对于行为问题：使用STAR法则（情境、任务、行动、结果），突出个人贡献和团队协作
• 对于开放性问题：展示系统性思考，从设计、测试、生产等多个维度分析
• 请解释一下扫描链的基本工作原理和压缩技术
• 如何设计一个针对特定故障模型的MBIST方案？
• 描述一次你调试DFT问题（如低良率、测试失效）的经历
• 你对ATPG动态功耗和测试向量的关系有何理解？
• 在高通，你如何与设计团队协作确保测试覆盖率？