字节跳动
芯片系统软件工程师-Data（杭州）
芯片系统软件工程师-Data（杭州）
发布于 大约 4 小时前普通员工/个人贡献者
杭州市
高级经验
全职员工
仅现场办公
本科
FPGA
Linux内核
安全认证
ARM架构
RISC-V
PCIe
DDR
u-boot
Zebu
Coreboot
AI 估算 · 35k–60k
芯片系统软件工程师属于高薪稀缺岗位，字节跳动薪资竞争力强，5年以上经验在杭州属于较高水平。
职位详情
关于这个职位
该职位主要负责自研芯片的系统软件开发和验证，包括底层固件、驱动、BootLoader以及SOC Bring-up等
你将与芯片设计团队紧密合作，参与从Pre-silicon仿真到Post-silicon验证的全流程，深入理解ARM/RISC-V架构和高速互联技术
适合具有丰富底层软件开发经验、对芯片验证感兴趣的工程师
最低要求
计算机相关专业本科及以上学历，5年以上相关芯片软件工作经验
熟练掌握Linux内核Debug/Trace的工具与技术，具备内核调优能力
符合以下要求其中两条或以上：
熟悉ARM/RISC-V CPU体系架构，掌握其Privilege Level/Interrupt/MMU的实现原理
熟悉高性能芯片片上互联技术，比如CMN/NOC，熟悉CHI/ACE/AXI总线协议和验证方法
熟悉DDR Training或是PCIe RC/EP驱动的优先
熟悉ARM ATF/MSCP和RISC-V OpenSBI的开发人员
熟悉U-Boot/Coreboot的开发人员
熟悉Intel TDX/ARM Trustzone/RISC-V Virtualzone等技术
熟悉国内外安全认证流程，如GP认证
具有FPGA/ZeBu/Palladium等仿真平台使用经验和芯片验证经验者优先
熟悉Qemu框架和软件流程，熟悉Qemu Emulation device的开发和集成
工作职责
负责芯片底层软件开发和SOC Bring-up
负责SOC芯片的软件验证，包括Pre-silicon和Post-silicon阶段的验证
负责自研芯片的行为模型仿真系统的开发和交付，支持完整软件栈的开发测试和芯片软硬件接口验证
负责BootRom/SOC底软开发和交付工作（MSCP/Tiano/U-Boot/Coreboot/LinuxBoot/TF-A/TF-M/OpenSBI）
负责Core/NOC/UCIe/PCIe/DDR/PMU/RAS等某一IP的Firmware/Driver开发
负责SOC HSM/Secure Boot/TF-A/TEE OS等软件开发
负责SOC Cypto Engine/安全Driver等功能开发和验证
负责NIC/DPU架构、特性使能以及业务场景落地
优先资格
加分项：有参与过实际的芯片设计项目，对芯片架构和开发流程有深入了解
AI 洞察
优缺点分析
优点
- 深度参与自研芯片全流程，从仿真到量产，技术积累扎实且稀缺
- 字节跳动作为一线大厂，资源丰富，项目体量大，对个人成长和职业背书帮助显著
- 芯片系统软件领域人才竞争激烈，掌握该技术栈后市场价值高，薪资涨幅空间大
- 技术栈要求广泛且深入，需要持续学习新架构和协议，学习曲线陡峭
- 工作地点固定杭州，可能需要适应高强度加班文化（虽未明说，但互联网芯片团队节奏快）
- 适合有多年底层软件或芯片经验、热爱钻研硬件与软件交互、渴望参与核心技术研发的工程师
缺点 / 挑战
- 芯片开发周期长，压力较大，需要处理Pre-silicon和Post-silicon阶段的复杂问题
角色解读
- 技术深耕：从底层软件工程师发展为芯片系统架构师，主导下一代芯片的软件设计方案
- 横向扩展：可转向芯片验证、硬件设计或系统性能优化等相邻领域，拓宽技术视野
- 管理路线：积累项目经验后，带领团队负责整个芯片软件栈的交付，成为技术管理者
- 负责自研芯片的底层系统软件开发，包括BootRom、固件、驱动以及芯片上电启动流程
- 参与芯片验证工作，在Pre-silicon阶段使用仿真平台（如FPGA/ZeBu）进行软硬件协同验证
- 开发高性能互联IP（如NOC、PCIe、DDR）的Firmware/Driver，优化芯片性能和稳定性
- 涉及安全相关开发，如Secure Boot、TEE OS、Crypto Engine等，保障芯片安全
- 精通Linux内核调试和调优，熟悉常用Trace和Debug工具
- 深入理解ARM/RISC-V体系架构，包括特权级、中断、MMU等核心机制
- 熟悉片上互联技术（CMN/NOC）和总线协议（CHI/ACE/AXI），具备验证经验
- 掌握至少一项底层固件开发（U-Boot/Coreboot/ATF）或IP驱动开发（DDR/PCIe）
申请策略
- 深入了解字节跳动的芯片业务方向（如AI加速、数据中心），在面试中展现对业务场景的理解
- 准备好一个完整的芯片软件项目复盘，从需求分析到问题解决，体现系统性思维
- 突出芯片底层软件开发经验，特别是BootRom、U-Boot、TF-A等具体项目
- 强调Linux内核调试和调优能力，附上性能优化案例或Bug修复经历
- 展现对ARM/RISC-V架构的理解，可写技术博客或开源贡献作为佐证
- 如果有FPGA/Emulation平台使用经验，务必重点描述
- 补强片上互联相关技术，学习CHI/ACE/AXI协议和CMN/NOC架构
- 熟悉Qemu仿真平台，了解Emulation device开发和集成流程
面试指南
- 对于技术原理类问题，先给出定义，然后结合具体项目实例说明，最后总结关键点
- 对于问题解决类问题，采用STAR原则（情境、任务、行动、结果），突出分析和排查过程
- 对于设计类问题，先阐述目标，然后分解模块，说明权衡，最后给出方案
- 请描述一下你参与过的SOC Bring-up过程，遇到了哪些关键问题，如何解决的？
- 解释ARM TrustZone和RISC-V Virtualzone的区别和实现原理
- 如何调试Linux内核在芯片上的性能问题？你使用过哪些工具？
- 请描述CMN/NOC和CHI/ACE/AXI的层次结构及数据流
- 如何设计一个安全的Boot流程？涉及哪些组件和软件栈？
匹配度报告
72
综合匹配度
高薪、技术前沿、成长空间巨大的芯片系统软件岗，但工作强度大、WLB一般。
适合人群
适合追求技术成长和薪资回报、不在乎工作生活平衡、希望参与前沿芯片研发的工程师。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利85
成长发展92
工作生活40
使命价值70
薪资福利匹配
85较高
字节跳动薪资位于行业顶尖水平，且芯片系统软件工程师稀缺，薪酬竞争力强。虽未在JD中明确具体福利，但大厂通常有完善福利。
薪资信号未披露（AI估算：35K-60K/月）
成长发展匹配
92较高
该职位深度参与自研芯片全流程，技术栈前沿（ARM/RISC-V、高速互联、安全），成长空间极大。JD提及多个IP驱动和仿真平台，技术深度和广度兼备。
技术前沿前沿/新兴技术
技术栈ARM、RISC-V、CMN/NOC、CHI、ACE、AXI、DDR、PCIe、U-Boot、Coreboot、TF-A、Qemu、FPGA、ZeBu、TrustZone、TDX
业务类型profit_center
工作生活匹配
40较低
工作地点固定杭州，JD未提及弹性办公或远程，互联网芯片团队通常工作强度较大，WLB较差。
工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值匹配
70中等
自研芯片对字节跳动业务有重要战略意义，技术价值高，但JD未强调社会价值或使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs