字节跳动
芯片泛工艺专家-芯片研发
芯片泛工艺专家-芯片研发
发布于 大约 16 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
FinFET
失效分析
半导体工艺
SPICE建模
Gaa
Cowos
Pdk
Dtco
Pie工艺整合
AI 估算 · 60k–90k
字节跳动上海芯片专家岗，要求5年以上经验且技能稀缺（SPICE+PIE+先进封装），市场竞争力强，预估月薪60-90K，16薪。
职位详情
关于这个职位
该职位是字节跳动芯片研发部门的芯片泛工艺专家，负责AI SoC芯片的工艺技术评估、SPICE器件建模与PIE工艺整合，解决设计与制造的协同问题
你将接触FinFET/GAA、Chiplet等先进技术，与Foundry和封测厂紧密合作，推动芯片量产良率提升
适合有5年以上半导体工艺经验、精通SPICE建模和PIE整合的资深工程师
最低要求
教育背景：本科及以上学历，微电子、材料科学、物理、电子工程等相关专业，具备扎实的半导体器件与工艺基础
工作经验：5年及以上半导体行业实战经验，同时具备Foundry工艺开发/量产项目及设计公司产品导入经验
核心技术能力：
）熟悉SPICE器件建模全流程，熟悉BSIM/PSP等主流模型原理，具备模型校准、验证、TK开发及量产模型问题排查能力
）熟悉PIE工艺整合核心技能，熟悉前道晶圆制造、后道封装工艺及良率分析方法（WAT/CP/FT数据分析、DOE设计、失效分析），具备工艺参数优化与量产良率提升实战经验
）熟悉Design platform全流程，熟悉PDK开发与应用（DRC/LVS/DFM规则、PCell、Tech File），具备脚本开发能力（Python/Tcl/Skill）者加分
先进技术经验：具备3D IC、Chiplet、CoWoS/Fan-out等先进封装技术相关经验，熟悉TSV、混合键合等工艺者优先
综合能力：具备较强的问题分析与解决能力，能高效处理流片及量产中的工艺、模型类复杂问题
拥有优秀的跨团队协作能力
英语可作为工作语言
工作职责
工艺技术评估与优化：负责AI SoC芯片工艺技术选型、评估与全周期优化，结合SPICE模型特性与PIE工艺参数，提升产品可制造性、电气稳定性及量产良率，解决工艺与设计交叉的核心技术问题
SPICE器件建模与验证：主导SPICE器件模型的定制、校准、验证及迭代优化，覆盖PVT全角落，制定模型测试方案（IV/CV/AC/Noise），负责模型数据收集、TK开发与交付，保障仿真精度与设计收敛，支撑DTCO流程落地
PIE工艺整合与管控：主导前道晶圆制造（光刻/刻蚀/薄膜/沉积等）与后道封装测试的全流程PIE工艺整合，制定工艺整合方案与NPI流程，负责流片、量产爬坡阶段的工艺参数管控、缺陷分析及良率根因定位，通过DOE实验与失效分析（FIB/EMMI）推动工艺优化
设计与工艺协同优化：结合AI SoC芯片架构、系统需求及PDK规范（DRC/LVS/DFM），从SPICE模型精度、PIE工艺适配性角度优化设计方案，推动设计与工艺协同，提升芯片性能、功耗及可靠性，解决设计端与制造端的工艺适配难题
先进技术跟踪与落地：跟踪FinFET/GAA、3D IC、Chiplet及先进封装（CoWoS/Fan-out等）技术趋势，评估新工艺、新材料、新模型的可行性，制定技术导入路线图，推动先进技术在产品中的落地应用
供应链协同与工艺改进及技术体系建设：与Foundry、封测厂、EDA厂商紧密合作，同步SPICE模型需求、PIE工艺标准及PDK开发规范，推动供应链端工艺改进、缺陷闭环及制造效率优化，建立快速响应机制解决量产中的工艺问题
同时负责SPICE模型库、PIE工艺规范、PDK应用手册等技术文档的编写与迭代，搭建工艺技术知识库，为团队提供SPICE建模、PIE工艺整合等技术培训，赋能跨部门协作
优先资格
拥有FinFET工艺开发及SPICE器件建模、PIE工艺整合复合经验者优先，主导过AI SoC芯片工艺落地项目者加分
具备脚本开发能力（Python/Tcl/Skill）者加分
熟悉TSV、混合键合等工艺者优先
AI 洞察
优缺点分析
- 字节跳动平台大，芯片自研投入强，项目资源充足，能参与前沿AI SoC芯片开发
- 涉及SPICE建模、PIE整合、先进封装等多领域，技术复合性强，职业壁垒高
- 与全球领先的Foundry和封测厂合作，积累顶级供应链资源和人脉
- 芯片行业国产化趋势下，此类经验稀缺，薪资涨幅和跳槽空间大
- 工作内容跨领域（设计、工艺、封装），要求极强的学习能力和问题解决能力
- 芯片流片和量产压力大，需快速定位工艺问题，可能面临高强度加班
- 技术迭代快（FinFET→GAA→Chiplet），需要持续跟踪最新工艺节点
- 适合5年以上半导体工艺背景、精通SPICE建模和PIE整合、愿意挑战前沿技术、抗压能力强的资深工程师
角色解读
- 技术深度发展：成为SPICE建模或PIE工艺整合领域的顶尖专家，主导关键技术攻关
- 横向扩展：从工艺专家转向设计-工艺协同架构师，或管理工艺技术团队
- 行业影响力：参与行业标准制定，或加入国际顶尖Foundry/设计公司的核心团队
- 评估和优化AI SoC芯片的工艺技术，结合SPICE模型和PIE参数提升良率和稳定性
- 主导SPICE器件模型的定制、校准和验证，制定测试方案并交付模型库
- 负责前道晶圆制造和后道封装的PIE工艺整合，管控工艺参数并定位良率根因
- 跟踪FinFET/GAA、Chiplet等先进技术，制定导入路线图并推动落地
- 精通SPICE器件建模全流程，熟悉BSIM/PSP模型及校准验证方法
- 掌握PIE工艺整合技能，包括前道/后道工艺、良率分析、DOE和失效分析
- 熟悉PDK开发与应用（DRC/LVS/DFM）及脚本能力（Python/Tcl/Skill）
- 了解FinFET/GAA、3D IC、Chiplet等先进封装技术及TSV工艺
申请策略
- 字节跳动重视技术落地，简历中多用量化结果展示贡献（如良率提升5%）
- 面试前了解字节AI SoC芯片的业务方向（如数据中心、边缘计算），思考工艺如何支持
- 突出SPICE模型定制、校准和TK开发的具体项目经验，量化模型精度提升指标
- 强调PIE工艺整合的案例，包括良率提升百分比、缺陷根因分析成果
- 展示先进工艺节点（如7nm/5nm FinFET或GAA）的实际参与经验
- 列出掌握的EDA工具、脚本语言（Python/Tcl/Skill）及PDK开发贡献
- 强化FinFET/GAA和3D IC先进封装的知识，阅读最新技术论文
- 练习失效分析工具（FIB/EMMI）和数据分析能力（JMP/Spotfire）
面试指南
- STAR法则：情境(Situation)-任务(Task)-行动(Action)-结果(Result)，重点突出技术深度和量化成果
- 对比分析：从原理、优缺点、适用场景等维度对比不同技术方案，展现系统性思考
- 问题解决：描述问题定位→根因分析→方案制定→验证闭环的完整流程，强调跨团队协作
- 请描述一次SPICE模型校准中遇到的挑战以及你是如何解决的？
- 在PIE工艺整合中，如何通过DOE优化工艺参数来提升良率？
- 谈谈你对FinFET与GAA工艺差异的理解，以及它们对SPICE建模的影响
- 当设计与工艺发生冲突时（如Density rule violation），你如何推动协同优化？
- 你如何评估一种新工艺技术（如Chiplet）是否适合当前产品？
匹配度报告
75
综合匹配度
字节跳动芯片专家岗，前沿技术栈，高薪高压，快速发展。
适合人群
最适合追求技术前沿、高强度学习和高薪回报的资深工程师，对工作生活平衡要求不高。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利85
成长发展95
工作生活40
使命价值80
薪资福利匹配
85较高
字节跳动作为上市巨头，薪资水平处于行业前列，且该岗位为资深专家，月薪预估60-90K，16薪，整体薪酬竞争力强。但JD未明确具体薪资，需要面议。
薪资信号面议 (60K-90K/月)
成长发展匹配
95较高
该岗位涉及FinFET/GAA、Chiplet等前沿技术，具备极强的学习和发展空间。职责包括技术选型、建模、整合，且要求跟踪先进技术，有助于成为半导体工艺全栈专家。
技术前沿前沿/新兴技术
技术栈SPICE、FinFET、GAA、Chiplet、CoWoS、3D IC、PDK、DTCO
成长机会技术培训
业务类型profit_center
工作生活匹配
40较低
工作地点明确在上海，要求现场办公，未提及弹性工作或远程选项。芯片行业研发节奏快，流片和量产阶段可能加班。
工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值匹配
80较高
芯片自研属于国家战略方向，字节跳动投入AI芯片有助于国产替代，社会影响力较高。同时技术属于开拓性创新，但使命信号不明显。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs