本科及以上学历，3年以上芯片/FPGA设计经验
精通Verilog、system veilog语言，熟悉OVL/Assertion语言，及tcl/perl/shell/python脚本语言
精通数字芯片前端设计全流程和相关工具使用，有大型芯片综合/STA/DFT环境搭建和前端网表交付经验
熟悉PCIe, DDR, MAC等高速接口
熟悉高速网络大容量查找算法，大规模队列QoS算法，缓存管理算法芯片实现
熟悉ARM/RISC-V 等CPU体系结构，multi-core片上总线设计，cache/memory子系统设计
思维缜密，逻辑性强，沟通能力强，具有良好的团队协作精神，有创新和挑战精神