高通
Packaging Engineer, Staff
Packaging Engineer, Staff
发布于 大约 8 小时前普通员工/个人贡献者
Hsinchu City, Taiwan
高级经验
全职员工
仅现场办公
本科
硬件工程
2.5D/3D Interposer
Cadence Apd
Ddr
Flip Chip Bga
Pcie
Si/Pi
Siemens Xpedition
Sip
Ucie
AI 估算 · 50k–80k
职位详情
关于这个职位
加入高通数据中心团队，负责高性能、高能效服务器芯片的先进封装设计与开发
您将主导封装方案选型、物理设计、仿真验证及流片，并与多职能团队协作优化芯片的电气、热和机械性能
该职位深度参与从概念到量产的全流程，是芯片设计领域的关键技术岗位
最低要求
化学工程、电气工程、机械工程或相关领域学士学位，并具备4年以上系统/封装设计/技术工程或相关工作经验
或
化学工程、电气工程、机械工程或相关领域硕士学位，并具备3年以上系统/封装设计/技术工程或相关工作经验
或
化学工程、电气工程、机械工程或相关领域博士学位，并具备2年以上系统/封装设计/技术工程或相关工作经验
工作职责
主导并推动先进封装选型、新一代产品封装结构与配置优化
负责封装/SiP物理设计与布局、优化、设计验证及流片
与跨职能团队合作，为各类芯片实现优化的机械、电气和热性能
实施SoC的封装和模块物理设计
与高通各跨职能团队就新产品封装/SiP的可行性分析、设计和选型进行对接与协调
定义并开发设计验证和自动化策略，以加强和简化封装设计与发布流程
跨职能协作优化封装引脚分配
确保封装设计满足SI/PI要求
与供应商和开发人员合作，推动封装设计的方法论、创新和效率改进，并解决功能开发和缺陷修复问题
探索、评估并开发新的CAD工具、设计和验证流程
与BU物理设计团队合作，优化芯片布局和凸点放置，并优化封装尺寸
优先资格
电气工程、机械工程、材料科学或相关领域硕士学位，并具备5年以上相关经验
在电气、材料、热学或机械工程领域有扎实的基础
熟悉各种复杂的封装配置和组装/基板技术（如倒装芯片BGA、2.5D/3D中介层等）
具有封装设计经验，并熟练使用Cadence Allegro平台工具（PCB Editor, Advanced Package Designer, APD/SiP）
对某些SI/PI工具（如XtractIM, PowerSI, HFSS, Q3D等）、封装模型提取、S参数和RLGC模型有基本了解
具备基板制造工艺、结构、设计规则和材料特性的基本知识
对高速接口（包括DDR、PCIe、UCIE等）有深入理解
具有Calibre工具和封装设计审查经验
了解高速布局约束（串扰抑制、差分对）
扎实理解设计规则检查和可制造性设计
AI 洞察
暂无 AI 洞察数据
Watch Jobs