新紫光集团
数字IP设计工程师7175
数字IP设计工程师7175
发布于 大约 16 小时前普通员工/个人贡献者
杭州市
中级经验
全职员工
仅现场办公
硕士
芯片设计
Amba总线
Ddr
Eda工具
Mipi
Pcie
Rtl
Ufs
Usb
低功耗设计
AI 估算 · 30k–50k
职位详情
关于这个职位
该职位负责数字IP的设计与验证，包括RTL实现、PPA优化及FPGA验证，涉及高速接口和多媒体IP
适合有3年以上经验、精通Verilog和数字电路设计的工程师，加入新紫光集团参与前沿芯片研发
最低要求
电子/信息相关专业，硕士及以上学历，3年及以上工作经历
精通verilog RTL描述语言
熟悉数字电路设计和验证方法学
熟悉EDA工具和脚本语言
熟悉MIPI/USB/DDR/PCIE/UFS等高速接口
熟悉AMBA总线协议(AXI/APB/AHB)
对多媒体或高速接口有一定的设计经验
对低功耗设计有一定的了解
对计算机体系结构有一定的了解
正直诚信、有责任心、有团队合作精神
工作职责
完成模块从算法/协议到架构的实现
完成模块的RTL实现及相关验证工作
完成模块的PPA（Performance，Power，Area）优化
参与算法/协议/架构的评估与优化
参与模块的FPGA验证及芯片调试
参与技术方向的规划和解决方案的评估
AI 洞察
优缺点分析
优点
- 芯片设计行业前景好，技术含量高，薪资竞争力强
- 新紫光集团为大型上市企业，平台稳定，资源丰富
- 接触前沿高速接口技术，积累宝贵经验
- 技术更新快，需要持续学习新协议和工具
- 对细节要求高，验证和调试工作可能繁琐
缺点 / 挑战
- 工作强度可能较大，项目周期紧，需要应对流片压力
- 适合有数字IC设计经验、热爱技术钻研、能承受一定工作压力的工程师
角色解读
- 从模块设计向系统架构师发展，负责整个芯片或子系统设计
- 向技术专家方向深耕，成为高速接口或多媒体IP领域的专家
- 有机会转向项目管理或技术管理岗位，带领团队
- 负责数字IP模块的RTL设计，从算法/协议到架构的实现
- 进行模块验证和PPA优化，确保性能、功耗和面积达到要求
- 参与FPGA验证和芯片调试，支持芯片流片后的测试
- 参与技术方向规划和解决方案评估，推动技术演进
- 精通Verilog RTL设计，熟悉数字电路设计流程
- 熟悉验证方法学（如UVM）和EDA工具（如VCS、Verdi）
- 熟悉高速接口协议（MIPI/USB/DDR/PCIE等）和AMBA总线
- 具备脚本编程能力（如Python/Perl）和低功耗设计知识
申请策略
- 了解新紫光集团的产品线和技术方向，在面试中展示匹配度
- 准备项目细节，能清晰讲解设计决策和权衡
- 突出RTL设计项目经验，特别是高速接口或多媒体IP相关
- 强调验证和调试能力，展示解决复杂问题的案例
- 提及低功耗设计和PPA优化经验，体现技术深度
- 列出使用的EDA工具和脚本语言，证明工具熟练度
- 深入学习UVM验证方法学和SystemVerilog
- 熟悉PCIE或DDR等高速接口协议的最新规范
面试指南
- 回答时采用STAR法则，突出具体行动和结果
- 技术问题先阐述原理，再结合项目经验说明
- 请介绍一个你负责的数字IP设计项目，包括架构和实现
- 如何优化模块的功耗和面积？具体采用哪些技术？
- 你对AMBA总线协议的理解？AXI和APB的区别？
- 如何验证一个高速接口模块？验证策略是什么？
- 遇到时序违例如何处理？
- 复习数字电路基础和Verilog语法
职位点评
74
综合评分
技术前沿、薪资可观，但工作强度可能较大，WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术成长和薪资回报，能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活50
使命价值70
薪资福利
80较高
职位薪资水平较高，公司为上市大企业，福利稳定，但JD未明确具体薪资和福利。
薪资信号未披露（AI估算：30K-50K/月）
成长发展
85较高
职位涉及前沿高速接口技术，技术成长空间大，但JD未提及晋升路径。
技术前沿主流现代技术
技术栈Verilog、RTL、MIPI、USB、DDR、PCIE、UFS、AMBA
业务类型ambiguous
工作生活
50较低
工作地点在杭州，但JD未提及弹性工作或远程，芯片设计行业通常加班较多。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
70中等
芯片行业属于国家战略产业，有一定社会价值，但JD未明确使命导向。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs