联想
Advisory Engineer
Advisory Engineer
发布于 大约 14 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Cts
Physical Design
Ppa优化
Soc
Sta
Tape-Out
先进工艺
值不值得投
75综合评分
综合评分 75
大厂芯片设计岗，技术前沿，薪资高，但工作强度可能大。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
50K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 500 个在招
市场机会
选择面较广
上海 · 芯片设计 · 约 280 个在招
职位详情
关于这个职位
作为联想的高级咨询工程师，你将负责大型SoC芯片的顶层物理设计全流程，包括布局规划、时钟树综合、时序收敛和物理验证等关键环节
你将与前端、IP、DFT、封装等多个团队紧密协作，确保芯片设计按时高质量交付，并参与先进工艺节点的技术攻关
该职位适合具备丰富物理设计经验、热爱解决复杂技术问题的资深工程师
最低要求
具备微电子、集成电路、电子工程、计算机工程或相关领域背景，拥有扎实的数字与物理设计基础知识
具有Physical Design相关工作经验，熟悉大规模SoC或ASIC项目的物理实现流程
熟练掌握Top Level Physical Design全流程，包括Floorplan、Power Planning、Place & Route、CTS、Timing Closure及Signoff等关键技术
具备丰富的时序分析与优化经验，能够独立解决Setup/Hold、Crosstalk、IR Drop、EM等复杂设计问题
熟悉先进工艺节点下的物理设计挑战及优化方法，具备相关项目经验者优先
参与过完整芯片或大规模ASIC项目流片过程，具备Tape-out及设计闭环经验
具备良好的问题分析与解决能力，能够推动复杂技术问题的定位、分析与优化
具备优秀的沟通协调能力和跨团队协作能力，能够与研发、验证、DFT、封装及相关团队高效合作，共同推动项目成功交付
工作职责
负责大型SoC芯片Top Level Physical Design全流程开发工作，包括Floorplan、Power Planning、Place & Route、CTS、Timing Closure及Physical Verification等关键环节
主导Top Level集成与优化工作，协同Front-End、IP、DFT、Package、Power及STA等团队完成设计闭环，确保项目按计划推进和交付
负责芯片级时序收敛（Timing Closure）工作，分析并解决Setup/Hold、Crosstalk、IR Drop、EM等复杂物理设计问题，实现PPA（Performance、Power、Area）目标
制定并持续优化Top Level Physical Design Flow，提升设计自动化水平、研发效率及设计质量
参与先进工艺节点物理实现方法学开发与技术攻关，支持前沿制程项目落地
支持Tape-out相关工作，包括Signoff、Physical Verification（DRC/LVS/ERC）、ECO实施及设计风险评估
与跨职能团队紧密协作，推动设计实现、问题闭环和项目高质量交付
AI 洞察
优缺点分析
优点
- 联想作为大厂，平台稳定，资源丰富，能接触到前沿的芯片设计项目
- 岗位涉及先进工艺节点，技术含量高，有助于提升专业能力
- 薪资水平有竞争力，福利完善
- 工作强度可能较大，需要应对紧迫的项目周期
- 技术难度高，需要持续学习，保持对先进工艺的敏感度
- 跨团队协作要求高，需要较强的沟通能力
缺点 / 挑战
- 适合有丰富物理设计经验、热爱技术挑战、能承受工作压力的资深工程师
角色解读
- 技术专家路线：在物理设计领域深耕，成为技术带头人
- 管理路线：晋升为团队负责人或项目经理，管理设计团队
- 横向发展：转向芯片架构、DFT或封装设计等领域
- 负责大型SoC芯片的物理设计全流程，包括布局规划、电源规划、布线、时钟树综合等
- 主导芯片级时序收敛，解决复杂的时序和信号完整性等问题
- 优化物理设计流程，提升自动化水平，参与先进工艺节点的技术攻关
- 与多个团队协作，确保设计按时交付并支持流片
- 精通物理设计工具（如Synopsys、Cadence）和流程
- 具备深厚的时序分析能力，熟悉STA、IR Drop、EM等分析
- 了解先进工艺节点（如7nm及以下）的设计挑战
- 具备良好的沟通和项目管理能力，能跨团队协作
申请策略
- 了解联想在芯片设计方面的业务方向，如PC、服务器芯片
- 准备展示你如何优化设计流程，提升效率的案例
- 突出参与过的完整流片项目，强调在物理设计中的具体贡献
- 详细描述解决复杂时序问题的案例，展示问题分析能力
- 强调对先进工艺节点的了解，如7nm、5nm
- 复习物理设计工具的最新功能，如Synopsys ICC2、Cadence Innovus
- 了解先进封装技术，如2.5D/3D IC
- 学习脚本语言，如Tcl、Python，提升自动化能力
面试指南
- 使用STAR法则（情境、任务、行动、结果）回答行为问题，展示具体的技术决策和结果
- 请描述一次你解决复杂时序收敛问题的经历
- 你如何优化Floorplan以改善PPA？
- 谈谈你对先进工艺节点物理设计挑战的理解
- 你如何与前端团队协作解决时序问题？
- 你使用过哪些物理设计工具？熟悉程度如何？
- 复习物理设计流程的关键概念，如时钟树综合、电源规划
- 准备一个完整的项目案例，从设计到流片
职位点评
薪资福利80
成长发展90
工作生活50
使命价值70
薪资福利
80较高
薪资水平较高，福利完善，但具体薪资未披露。
薪资信号未披露（AI估算：40K-60K/月）
成长发展
90较高
岗位涉及先进工艺，技术前沿，成长空间大。
技术前沿前沿/新兴技术
技术栈Physical Design、SoC、先进工艺、Timing Closure
业务类型ambiguous
工作生活
50较低
工作地点在上海，可能通勤压力大，JD未提及弹性工作。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
芯片行业前景好，但岗位社会影响力一般。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
联想 的其他在招职位
相似职位推荐
Watch Jobs