Watch Jobs
浏览职位数据统计洞察报告招聘观察探索企业购买与订阅
我的收藏免费试用登录注册

Watch Jobs

我们专注于实时追踪各企业最新职位动态,帮助您节省求职时间,快速找到理想工作机会。

探索

  • 浏览职位
  • 数据统计
  • 洞察报告
  • 数据方法论
  • 探索企业

订阅

  • 免费试用
  • 价格方案
  • FAQ
  • 隐私政策

关注我们

微信公众号小红书淘宝店铺

© 2026 Watch Jobs. 保留所有权利

Created by jianglicat - 讲礼猫
Watch Jobs
浏览职位招聘观察购买与订阅
Rockchips Electronics logo
瑞芯微
数字IC设计工程师-北京
立即应聘

数字IC设计工程师-北京

发布于 3 天前

普通员工/个人贡献者

北京市
中级经验
全职员工
仅现场办公
硕士
硬件工程
Amba总线
Ddr
Pcie
Soc
Systemverilog
Usb
数字电路
Arm Cpu
Fpga验证

AI 估算 · 25k–40k

数字IC设计技术门槛高,北京薪资竞争力强,瑞芯微上市企业福利完善,3年经验月薪25-40K合理。

职位详情

关于这个职位

该职位主要负责SoC芯片的数字逻辑设计与集成,参与IP验证和FPGA验证工作,适合有3年以上IC设计经验、熟悉Verilog/SystemVerilog的硬件工程师,能够深入参与从设计到验证的全流程

最低要求

硕士及以上学历,电子、通信、计算机、微电子或物理学专业

熟练掌握Verilog、SystemVerilog等语言的编程,有扎实的数字电路基础
具有3年以上IC设计流程的相关工作经验
在以下相关的模块或接口(其中之一)有一定的工作经验:ARM CPU、AMBA总线、DDR、FLASH、 USB、PCIe接口等
具有较强的学习能力、沟通能力和良好的团队合作精神

工作职责

负责SoC子系统的集成与维护

参与IP模块验证和SoC系统验证,并协助完成相应的FPGA验证工作
完成IP或SoC芯片的数字逻辑设计,确定设计需求、编写设计文档并完成代码实现

优先资格

有多媒体应用处理器SoC研发经验者优先考虑

AI 洞察

优缺点分析

优点

  • 瑞芯微为上市芯片企业,业务稳定,技术积累深厚
  • 数字IC设计是芯片核心岗位,技能稀缺,职业发展前景好
  • 接触先进SoC架构和接口技术,持续提升技术深度
  • 对细节要求极高,任何错误都可能导致流片失败
  • 需要持续学习新技术,跟上工艺和架构演进
  • 适合对数字电路设计有热情、有3年以上经验、希望深耕芯片行业的硬件工程师

缺点 / 挑战

  • 芯片设计周期长,项目压力大,需要较强的抗压能力

角色解读

  • 资深数字IC设计工程师,负责更复杂模块或全芯片架构设计
  • 向项目经理或技术专家方向发展,带领团队完成芯片项目
  • 可转型为芯片验证或后端设计,拓宽技术广度
  • 负责SoC子系统的集成与维护,确保各模块协同工作
  • 参与IP模块和SoC系统验证,协助FPGA验证,保证芯片功能正确
  • 完成数字逻辑设计,包括设计文档编写和RTL代码实现
  • 精通Verilog/SystemVerilog,扎实的数字电路基础
  • 熟悉ARM CPU、AMBA总线、DDR、FLASH、USB、PCIe等接口协议
  • 掌握SoC设计流程,有3年以上相关经验

申请策略

  • 提前了解瑞芯微的产品线(如多媒体SoC),在面试中展现匹配度
  • 准备一个完整的芯片设计项目案例,从需求到验证的流程
  • 突出SoC相关项目经验,尤其是集成、验证和FPGA验证经历
  • 详细列出掌握的接口协议(ARM CPU、AMBA、DDR等)及使用深度
  • 强调设计文档编写能力和团队协作案例
  • 深入学习AMBA总线协议和低功耗设计方法
  • 熟悉常用EDA工具(如Synopsys/Cadence)和验证方法学(UVM)

面试指南

  • STAR方法:情境、任务、行动、结果,清晰展示项目贡献
  • 技术问题先给出定义,再举例说明应用,最后讨论优缺点
  • 面对调试问题,描述系统性的排查思路,而非盲目尝试
  • 请描述一个你参与过的SoC集成项目,你负责哪些部分?
  • 解释AMBA总线协议(如AXI, AHB)的区别和应用场景
  • 如何设计一个简单的同步FIFO?考虑空满标志生成
  • 你如何验证一个DDR控制器接口?
  • 如果芯片在FPGA验证时发现时序问题,你会如何定位和解决?

职位点评

71
综合评分

上市芯片大厂,技术前沿,薪资可观,但工作强度较大。

更适合这类人
优先发展性动机的求职者,追求技术深度和职业成长,能接受一定的工作强度。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活50
使命价值70

薪资福利

80较高

职位明确要求硕士学历和3年经验,上市大厂,薪资在北京属于中上水平,福利完善,补偿性动机满足较好。

薪资信号未披露(AI估算:25K-40K/月)

成长发展

85较高

数字IC设计技术门槛高,涉及SoC、多种接口,成长空间大,但JD未明确提及培训或晋升路径。

技术前沿主流现代技术
技术栈Verilog、SystemVerilog、SoC、ARM CPU、AMBA总线、DDR、FPGA
业务类型ambiguous

工作生活

50较低

仅现场办公,未提弹性工作,芯片行业通常加班较多,生活化动机满足有限。

工作模式仅现场办公
办公地点未明确
加班情况未提及(无法判断)

使命价值

70中等

芯片行业国产替代趋势好,但职位偏研发,社会影响力中性。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs
Watch Jobs

聚合公开职位信息,帮助你看清岗位细节与市场趋势。

探索

  • 浏览职位
  • 探索企业
  • 数据统计
  • 洞察报告
  • 招聘观察

产品

  • 免费试用
  • 价格方案
  • 数据方法论

支持

  • 常见问题
  • 隐私政策

© 2026 WatchJobs. 保留所有权利。

隐私政策

瑞芯微 的其他在招职位

  • Linux软件开发工程师-深圳

    瑞芯微 · 深圳市
    AI 估算 · 15k-25k
  • 通信算法工程师-福州

    瑞芯微 · 福州市
    AI 估算 · 18k-28k
  • 委外商务专员

    瑞芯微 · 福州市
    AI 估算 · 8k-15k
  • 人工智能前沿研究员-福州

    瑞芯微 · 福州市
    AI 估算 · 30k-60k
  • 驻厂工程师-南京

    瑞芯微 · 南京市
    AI 估算 · 15k-25k

相似职位推荐

  • 音频工程师(智能终端产品)

    vivo · 东莞市
    AI 估算 · 15k-25k
  • 器件开发专家(电源IC)

    vivo · 东莞市
    AI 估算 · 30k-50k
  • EMC工程师

    vivo · 东莞市
    AI 估算 · 15k-25k
  • 影像高级系统工程师(影像SE)

    vivo · 深圳市
    AI 估算 · 25k-45k
  • Senior ASIC Engineer, Infra and Workflow - Networking Chip Design

    英伟达 · 上海市
    AI 估算 · 30k-50k

瑞芯微 的其他在招职位

  • Linux软件开发工程师-深圳

    瑞芯微 · 深圳市
    AI 估算 · 15k-25k
  • 通信算法工程师-福州

    瑞芯微 · 福州市
    AI 估算 · 18k-28k
  • 委外商务专员

    瑞芯微 · 福州市
    AI 估算 · 8k-15k
  • 人工智能前沿研究员-福州

    瑞芯微 · 福州市
    AI 估算 · 30k-60k
  • 驻厂工程师-南京

    瑞芯微 · 南京市
    AI 估算 · 15k-25k

相似职位推荐

  • 音频工程师(智能终端产品)

    vivo · 东莞市
    AI 估算 · 15k-25k
  • 器件开发专家(电源IC)

    vivo · 东莞市
    AI 估算 · 30k-50k
  • EMC工程师

    vivo · 东莞市
    AI 估算 · 15k-25k
  • 影像高级系统工程师(影像SE)

    vivo · 深圳市
    AI 估算 · 25k-45k
  • Senior ASIC Engineer, Infra and Workflow - Networking Chip Design

    英伟达 · 上海市
    AI 估算 · 30k-50k