数字IC设计工程师（SoC）-福州

优缺点分析

角色解读

• 从SoC设计工程师向芯片架构师方向发展，深入参与更复杂芯片的定义
• 可以横向拓展到后端时序、DFT或验证领域，成为全流程专家
• 在瑞芯微这样的上市IC公司，有机会晋升为技术专家或团队负责人
• 负责芯片架构设计和SPEC制定，定义SoC的整体方案
• 完成SoC子系统和TOP的集成设计，编写设计文档
• 进行数字电路设计、仿真验证和综合，确保功能正确
• 支持后端时序分析和DFT工程师，协助芯片测试和回片验证
• 精通Verilog、SystemVerilog和C语言，具备扎实的数字电路基础
• 有3年以上IC设计经验，熟悉完整的设计流程
• 具备中大型SoC架构设计经验，能完成子系统和TOP集成
• 良好的学习能力、沟通能力和团队协作精神

申请策略

• 瑞芯微注重学习能力和团队协作，面试时多分享你如何解决复杂问题
• 了解公司产品线（如RK35xx系列），展示你对公司技术方向的理解
• 重点突出参与过的SoC架构设计和集成项目，说明你的具体贡献
• 列出掌握的EDA工具（如Synopsys、Cadence）和流片经验
• 强调熟悉Verilog/SystemVerilog和数字电路设计，可提供代码样例
• 如果有时序收敛、DFT或测试经验，一定要单独列出
• 复习低功耗设计、时钟域同步等SoC关键知识点
• 学习SystemVerilog断言和验证方法学（如UVM）以增强验证能力

面试指南

• 对于架构类问题，先说明设计目标，再重点突出你的决策逻辑和权衡
• 对于技术细节问题，结合具体项目举例，从原理到实现逐步展开
• 遇到开放性问题，采用“分步骤、讲工具、重验证”的思路回答
• 请描述你参与过的一个SoC架构设计案例，包括关键模块和互连方案
• 如何保证数字电路的时序收敛？你遇到过哪些时序问题？
• 解释Verilog中的阻塞赋值和非阻塞赋值的区别及其对综合的影响
• 谈谈你对DFT（扫描链、BIST）的理解，以及如何支持DFT工程师
• 在芯片测试中遇到功能错误，你的排查思路是什么？