豪威集团
Serdes Analog top designer(J11321)
Serdes Analog top designer(J11321)
发布于 3 天前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Analog Design
Cp/Ft
Ldo
Serdes
Analog Top Integration
Chip-Level Design
Esd
Power-Up Block
AI 估算 · 30k–50k
资深模拟IC设计，上海豪威上市企业，市场薪资水平较高，但具体视面试定级。
职位详情
关于这个职位
豪威集团招聘资深 Serdes 模拟顶层设计工程师，主要负责模拟顶层集成、进度管理、IP 规格定义、测试调试及量产支持等工作
需要扎实的模拟电路设计功底和团队协作能力，有 Serdes 或芯片级项目经验者优先
最低要求
MSEE with 5+ years' experience analog circuit design;
Hands-on experience in circuit design and debug;
good team work, self-driven and motivated;
good communication and presentation skills;
工作职责
Analog top integration;
Analog schedule tracking and management;
Involved in analog ip spec definition;
Overall management on analog ip and serdes link test and debug;
Support CP/FT, reliability test, ESD, Latch-up, signal-integrity test, EMC test that everything leading to mass production;
优先资格
) analog project leader and/or analog top integration;
) serdes background;
) familiar with chip scale knowledge, not just IP level;
) LDO/Power-up block design;
) good oral/written English skills;
AI 洞察
优缺点分析
优点
- 豪威集团为上市大厂，图像传感器与模拟设计领域龙头，平台稳定
- 模拟IC设计经验积累扎实，Serdes方向市场前景广阔
- 工作内容涉及从IP到芯片顶层再到量产全流程，技术成长全面
- 模拟电路设计门槛高，需要深厚理论功底和长时间调试经验
- 对沟通协作能力要求高，需协调多部门推进项目
- 适合5年以上模拟设计经验、希望深耕高速接口领域、具备芯片级项目经验的资深工程师
缺点 / 挑战
- 量产压力大，需应对各种测试与验证问题，加班可能较多
角色解读
- 深耕Serdes模拟设计方向，成为高速接口领域的专家
- 从IP设计向芯片顶层架构发展，逐步承担更复杂的系统级设计
- 积累量产项目管理经验，向技术经理或项目负责人转型
- 负责模拟顶层的集成工作，协调不同模拟IP的整合与进度管理
- 参与模拟IP规格定义，主导Serdes链路测试与调试，确保性能达标
- 支持CP/FT量产测试、可靠性、ESD、信号完整性等验证，推动产品顺利量产
- 扎实的模拟电路设计基础，5年以上电路设计与调试经验
- 熟悉Serdes或高速接口设计，具备芯片级（chip-scale）的项目视野
- 掌握LDO、Power-up等电源模块设计，具备ESD、信号完整性相关知识
- 良好的沟通协调能力和团队合作精神，能主导模拟项目推进
申请策略
- 申请时准备一份详细的模拟项目设计文档，展示从spec到测试的全过程
- 了解豪威集团的产品线，尤其是图像传感器与模拟芯片的配合
- 突出模拟电路设计项目经历，尤其是Serdes或高速接口相关
- 强调芯片级顶层集成或项目领导经验，展示全局视野
- 列出LDO、Power-up等模块设计案例，以及ESD/信号完整性测试成果
- 补充Serdes协议和高速设计知识，如Jitter、眼图等
- 提升英语口语和书写能力，方便技术沟通
面试指南
- 用STAR方法（情境-任务-行动-结果）结构化回答项目经验
- 先阐述原理，再结合具体项目案例，最后展示效果
- 多从系统层面思考，展现芯片级视野，而非只关注单一IP
- 请详细描述你主导过的模拟顶层集成项目，遇到的主要挑战和解决方案
- 解释Serdes链路中关键模拟模块的设计要点，如CDR、VCO等
- 如何保证芯片在不同工艺角下的性能一致性？
- ESD保护电路设计原则，及如何优化Latch-up？
- 如何协调多个模拟IP的进度和接口定义？
职位点评
68
综合评分
资深模拟IC设计岗，技术核心，薪资可观，但工作强度可能较高，WLB一般。
更适合这类人
适合注重技术积累和职业发展、能接受一定工作强度的资深模拟设计工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值60
薪资福利
75中等
薪资水平较高（结合经验与公司规模），但JD未明确福利细节，整体补偿性较好。
薪资信号未披露（AI估算：30K-50K/月）
成长发展
85较高
技术栈为模拟IC设计，属于传统但核心的领域，利于长期积累；但JD未提及培训或晋升。
技术前沿传统/成熟技术
技术栈Serdes、Analog Design、LDO、ESD、Signal Integrity
业务类型profit_center
工作生活
50较低
仅现场办公，可能涉及加班（量产支持），周末可能较忙，WLB一般。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
芯片设计行业稳定发展，社会影响力中等，JD未提及使命感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
Watch Jobs