联发科
Platform Technology Development
Platform Technology Development
发布于 大约 16 小时前普通员工/个人贡献者
AI 估算 · 25k–45k · AI 参考估算
HsinChu, Taiwan
高级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Dft
Dtco
Eda
Ppa
先进制程
方法学
物理实现
电路设计
芯片架构
值不值得投
80综合评分
综合评分 80
顶尖半导体公司的前沿芯片架构方法学岗位，技术成长性极强，但WLB与工作模式需进一步确认。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
35K
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
83 个在招 · 其中芯片设计 22 个
市场机会
选择面较广
芯片设计 · 约 580 个在招
职位详情
关于这个职位
该职位负责芯片设计方法学的系统性开发与部署，旨在解决先进制程和封装中的设计挑战
工作涉及与晶圆代工厂和EDA厂商紧密合作，共同定义创新的高性能计算和Chiplet设计方法，并探索新的电路架构以满足产品需求
最低要求
在相关领域拥有7年以上的工作经验，有晶圆代工厂和EDA厂商合作背景
具备电路设计与方法学开发及部署经验
工作职责
开发系统化的方法论以缓解设计挑战，包括FIP开发、综合、DFT、物理实现、签核、工艺what-if评估和系统性能评估，应用于先进节点或封装
与晶圆代工厂和EDA厂商紧密合作，共同定义创新的高性能计算和Chiplet设计方法
探索新的电路架构、EDA特性，并基于MTK产品需求定义改进方向
优先资格
具有流片经验
具备PPA（功耗、性能、面积）提升、数据分析及算法设计能力
了解并能执行DTCO（设计技术协同优化），并能对比不同技术选择的优劣
拥有较强的论文发表记录
AI 洞察
优缺点分析
优点
- 技术深度极佳，能直接参与半导体行业最前沿的物理实现和架构创新，技术积累价值高
- 工作处于芯片设计链条的核心环节，对提升最终产品性能有直接影响，成就感强
- 公司平台资源雄厚，能接触到最先进的工艺节点、EDA工具和行业生态
- 技术难度高，需要同时掌握电路设计、算法和计算机体系结构知识，对学习能力和知识广度要求极高
- 工作需要持续跟踪快速迭代的半导体工艺和EDA技术，保持高强度学习
- 与外部生态伙伴（代工厂、EDA厂商）的合作紧密，需要很强的跨组织协调和沟通能力
- 适合对芯片底层物理实现和架构创新有强烈兴趣，具备深厚技术功底，享受解决复杂工程问题，并善于进行跨领域技术协作的资深工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 技术专家路线：成为芯片物理实现或特定设计方法学领域的权威专家，负责关键技术攻关
- 架构师路线：从方法学拓展至更顶层的系统架构或Chiplet架构设计，参与制定公司长期技术路线
- 管理路线：在积累了深厚技术背景后，可带领技术团队，负责某个技术平台或研发方向
- 开发针对先进制程芯片的物理实现方法学，解决从综合到签核的全流程挑战
- 作为桥梁，与芯片代工厂和EDA工具厂商共同定义下一代高性能计算的设计方法
- 前瞻性地研究新的电路架构和EDA工具特性，将其转化为满足公司产品需求的改进方案
- 深厚的方法学开发能力，需精通从RTL到GDSII的芯片实现全流程，并能将知识系统化、工具化
- 卓越的PPA优化能力，能通过算法和数据分析驱动设计决策，提升芯片竞争力
- 强大的技术合作与沟通能力，能与生态伙伴（代工厂、EDA商）共同推进创新方案落地
申请策略
- 仔细研究联发科在手机SoC、AI芯片等领域的公开技术报告或专利，了解其产品需求和技术痛点
- 面试前准备一个清晰的案例，讲述你如何通过方法学创新解决一个具体的芯片设计挑战
- 突出在先进制程芯片（如7nm以下）物理实现中的具体方法学开发或优化项目经验
- 量化展示PPA提升的具体成果（如频率提升X%，功耗降低Y%），并说明所用算法或分析方法
- 强调与晶圆代工厂或EDA厂商（如Synopsys, Cadence, TSMC等）的合作项目经历
- 深入学习并实践当前主流的EDA工具套件（如Synopsys ICC2, Cadence Innovus）和设计流程
- 加强在数据分析、机器学习等算法在芯片设计中应用的知识，以提升PPA优化能力
- 研究Chiplet、先进封装等新兴技术的设计方法学，积累相关知识储备
面试指南
- 使用STAR原则（情境、任务、行动、结果）结构化地讲述项目经验，突出个人贡献和技术深度
- 在回答技术权衡问题时，展现系统化思维，从产品需求、工艺限制、设计复杂度等多个维度分析
- 对于开放性技术问题（如Chiplet），可以结合具体应用场景，提出有依据的见解和潜在的解决方案思路
- 请描述一个你主导或深度参与的芯片设计方法学开发/优化项目，你解决了什么问题，取得了什么结果？
- 在芯片物理实现中，你如何平衡PPA（功耗、性能、面积）之间的矛盾？请举例说明
- 你如何看待Chiplet技术对芯片设计方法学带来的挑战和机遇？
- 在与晶圆代工厂合作时，你遇到过哪些技术分歧或挑战？是如何解决的？
- 你有哪些论文发表？请介绍其中一篇你认为最有价值的工作
职位点评
薪资福利80
成长发展95
工作生活55
使命价值85
薪资福利
80较高
芯片设计方法学是高门槛核心技术岗，市场薪酬水平通常较高。但具体薪酬未在JD中披露，需通过面试确认。
薪资信号未披露（AI估算：25K-45K/月）
成长发展
95较高
该职位要求处理最前沿的先进制程和架构挑战，技术深度和广度要求极高，是半导体技术领域顶尖的实践平台，能提供极强的技术成长驱动力。
技术前沿前沿/新兴技术
技术栈先进制程、DFT、物理实现、DTCO、Chiplet、HPC、EDA
成长机会探索新电路架构、定义改进方向
业务类型profit_center
工作生活
55较低
职位地点在新竹，办公模式未明确说明，但芯片设计岗位通常需要现场协作。工作内容涉及高强度技术创新和跨组织协调，可能带来一定压力。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
半导体是现代科技的基石，芯片设计方法学的创新直接影响全球电子产品的性能和能效，工作具有很高的社会价值和行业影响力。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）
Watch Jobs