联发科
Senior substrate layout engineer
Senior substrate layout engineer
发布于 大约 23 小时前普通员工/个人贡献者
AI 估算 · 28k–48k · AI 参考估算
HsinChu, Taiwan
高级经验
本科
全职员工仅现场办公芯片设计
芯片设计
Cadence Apd
Cowos
Drc
Lvs
Pv
Rdl
值不值得投
75综合评分
综合评分 75
技术前沿、薪资有竞争力的专业深耕岗，WLB不明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
38K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 280 个在招 · 其中芯片设计 约 130 个
市场机会
选择面较广
芯片设计 · 约 760 个在招
职位详情
关于这个职位
该职位是高级封装基板布局工程师，负责先进封装基板（如2.5D IC、CoWoS）的布图设计、规则验证（PV）及与封装设计工程师的协作
工作还包括研究新的封装布局方法论与评估新的EDA工具，是芯片物理实现的关键环节
最低要求
本科及以上学历，电子工程、机械工程或相关工程专业
熟练掌握并能流畅操作Cadence APD/SiP或Siemens XPD等封装布局工具
熟悉封装设计流程以及RDL/SBT（基板）的布图设计
熟悉并了解FCCSP/FCBGA/HBPOP/PKG Module等封装结构
工作职责
高级封装BGA基板布图及PV（DRC; LVL; LVS）检查
5D IC（CoWoSS; CoWoSL; CoWoS_R; EMIB）的RDL与基板布线及PV检查
与封装设计工程师协同工作，达成封装设计目标与要求
研究并开发新的封装布局方法论
评估新的布图及PV EDA工具
优先资格
有CoWoS结构、中介层/RDL/SBT设计经验者优先
有Cadence APD skill language开发经验者优先
熟悉PKG PV（DRC， LVS）验证流程和工具（如Calibre， 3DStack）者优先
AI 洞察
优缺点分析
优点
- 深度参与全球领先的芯片物理实现环节，技术含金量高
- 接触和应用最新的先进封装技术（如CoWoS），处于技术发展前沿
- 在大型半导体企业平台，能接触到复杂且规模化的项目
- 需紧跟封装技术快速迭代，持续学习新的设计规则和工具
- 适合具备扎实物理设计基础、追求技术深度、注重细节且有耐心的工程师，尤其对芯片封装制造环节有浓厚兴趣的求职者
缺点 / 挑战
- 封装布局与验证工作要求极高的细致度和耐心，重复性工作较多
- 与多方协同紧密，沟通成本较高
角色解读
- 技术专家路线：深耕先进封装技术，成为特定封装架构（如2.5D/3D）的技术权威
- 管理路线：带领封装设计或布局团队，负责项目整体物理实现
- 架构路线：参与更早期的封装架构定义和协同设计
- 设计和实现先进芯片封装的基板电路布图，确保物理规则符合要求
- 与封装设计团队紧密合作，将电路设计转化为可制造的物理版图
- 研究和开发新的封装设计方法与流程，提升设计效率和产品性能
- 使用专业EDA工具进行设计、验证和优化
- 精通Cadence APD/SiP或Siemens XPD等封装EDA工具的使用
- 深刻理解封装设计流程、布图规则及RDL/基板结构
- 熟悉主流的先进封装结构（如CoWoS、FCBGA等）及其设计挑战
- 具备一定的PV（物理验证）工具和流程知识
申请策略
- 在面试中主动展示你对封装技术发展趋势的了解，尤其是公司主推的先进封装方案
- 准备一个你解决过的最复杂的布局或PV问题的案例，清晰阐述分析过程和解决方案
- 突出使用Cadence APD/SiP或Siemens XPD进行实际项目布局和PV检查的经验
- 详细描述参与过的先进封装（尤其是2.5D/CoWoS）相关项目角色与成果
- 列举对封装结构（FCCSP, FCBGA等）的理解和应用案例
- 如有EDA工具开发或方法学改进的经验，务必重点强调
- 如果缺乏特定封装结构（如CoWoS）经验，可通过行业资料和开源设计案例加强了解
- 深入学习一种PV工具（如Calibre）的高级应用，强化验证能力
面试指南
- 使用STAR法则（情境-任务-行动-结果）结构化描述项目经验
- 从技术原理、设计流程、物理约束等角度对比阐述不同封装技术
- 分步骤描述PV验证的调试流程，体现逻辑性和问题解决能力
- 结合实际使用场景，对比不同工具的功能、流程或效率特点
- 结合具体技术案例（如提高互连密度、缩短信号路径）来论述其重要性
- 请描述一个你主导的复杂封装基板布局项目，以及遇到的最大挑战和如何解决的
- 请解释2.5D IC（如CoWoS）与传统封装在布局上的主要区别和设计考量
- 在处理布局PV检查错误时，你的排查和解决流程是怎样的？
职位点评
薪资福利75
成长发展85
工作生活65
使命价值70
薪资福利
75中等
职位属于资深技术岗，在知名半导体企业，市场薪酬水平应具竞争力，但JD未披露具体薪资和福利。
薪资信号未披露（AI估算：28K-48K/月）
成长发展
85较高
岗位直接接触芯片设计最前沿的先进封装技术，有明确的技能深化和方法学开发要求，成长路径清晰。
技术前沿前沿/新兴技术
技术栈2.5D IC、CoWoS、RDL、Cadence APD、Siemens XPD、Calibre
成长机会New PKG layout methodology Study and development
业务类型profit_center
工作生活
65中等
JD未提及任何办公模式（如远程、弹性）相关信息，工作地点为现场办公，WLB无明确信号。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
芯片设计是高科技核心产业，但该岗位聚焦于物理实现环节，社会价值感知相对间接。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs