联发科
Senior PDK Engineer
Senior PDK Engineer
发布于 大约 18 小时前普通员工/个人贡献者
AI 估算 · 35k–55k · AI 参考估算
HsinChu, Taiwan
高级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
3Dic
Cowos
Drc
Lvs
Pdk开发
Rc Extraction
Skill
物理验证
值不值得投
68综合评分
综合评分 68
高技术门槛的先进制程与封装使能专家岗位，技术成长空间极大，但对生活化动机满足有限。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
45K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 230 个在招 · 其中芯片设计 22 个
市场机会
选择面较广
芯片设计 · 约 680 个在招
职位详情
关于这个职位
作为高级PDK工程师，你将负责为先进半导体制造和封装工艺（如3DIC、CoWoS）开发和维护关键的设计使能套件（PDK）及物理验证、寄生提取等流程，是连接芯片设计与制造的关键技术角色
最低要求
PDK开发：具备使用Cadence或Synopsys平台为先进硅或封装工艺开发、维护和验证流程设计套件（PDK）的丰富经验
物理验证：精通物理验证规则文件的编写与调试，包括DRC（设计规则检查）、LVS（原理图版图一致性检查）、PERC（可编程电气规则检查）和LPE（版图寄生提取）
RC提取方法学：在复杂物理设计中领导开发、增强和验证RC提取流程方面有突出经验
先进封装使能：了解并具备异构集成和先进封装技术（如3DIC、CoWoS或CPO）的知识和经验
布局布线技术：具备在数字实现流程中开发和维护布局布线（P&R）技术文件的经验
协作技能：优秀的沟通与协作能力，有与代工厂、EDA供应商和内部设计团队高效合作的成功记录
工作职责
PDK开发：负责先进硅或封装工艺的流程设计套件（PDK）的开发、维护与验证
物理验证：编写和调试物理验证规则文件（DRC/LVS/PERC/LPE）
RC提取：领导复杂物理设计中RC提取流程的开发、增强与验证
先进封装技术支持：支持异构集成与先进封装技术（如3DIC、CoWoS、CPO）的实现
技术文件维护：开发和维护用于数字实现流程的布局布线（P&R）技术文件
跨团队协作：与代工厂、EDA供应商及内部设计团队进行有效沟通与协作
优先资格
熟悉3DIC、CoWoS PDK/技术文件开发
熟悉EDA工具、Cadence SKILL、Tcl、Python或任何脚本编程
熟悉STA时序分析
熟悉品质因数（FOM）分析及其在设计-技术协同优化（DTCO）中的应用
AI 洞察
优缺点分析
优点
- 处于半导体产业链上游的关键技术岗位，直接参与先进工艺节点的开发，技术深度大
- 行业前景广阔，先进制程和封装技术是摩尔定律延续的重要方向，专业价值高
- 工作需要与代工厂、EDA工具商等多方协作，能建立广泛的技术人脉网络
- 技术复杂度高，需要同时掌握芯片设计、制造工艺、EDA工具和数学算法等多领域知识
- 技术更新快，需要持续学习新的工艺设计规则、封装技术和EDA工具版本
- 适合具备扎实半导体物理和EDA工具背景，喜欢深入钻研技术细节，并善于在复杂项目中进行跨团队沟通协作的资深工程师
缺点 / 挑战
- 公司是全球知名的芯片设计企业，能接触行业最前沿的技术挑战和项目
- 作为设计与制造的桥梁，沟通协调压力大，需要平衡不同团队的技术诉求
角色解读
- 成为特定工艺或封装平台的PDK/技术使能领域专家，指导团队并制定技术路线
- 向设计实现（Design Implementation）或设计技术协同优化（DTCO）等更前端或综合性的方向发展
- 凭借深厚的技术背景和跨部门协作经验，转向技术管理岗位
- 为芯片制造厂提供的先进工艺节点开发、维护和验证设计套件（PDK），确保设计师能正确使用该工艺进行芯片设计
- 负责物理验证规则文件的编写与调试，确保芯片版图符合制造厂的设计规则并实现正确功能
- 开发并优化芯片中寄生电阻电容（RC）的提取方法与流程，为芯片的时序和功耗分析提供准确数据
- 研究和支持3DIC、CoWoS等先进封装技术，实现芯片的异构集成与高性能互联
- 必须具备PDK开发全流程经验，熟悉Cadence或Synopsys EDA平台及其脚本环境（SKILL、Tcl）
- 精通物理验证（DRC/LVS）原理，能够独立编写、调试复杂的验证规则文件
- 深刻理解RC提取原理，有实际开发或优化提取流程的经验
- 对先进封装技术（3DIC/CoWoS）有概念性或实践经验，了解其对设计流程的影响
申请策略
- 研究联发科近期在先进制程和封装领域（如天玑系列芯片）的技术发布，了解其技术方向和可能的设计使能需求
- 面试中准备具体案例，说明你如何解决一个棘手的PDK、物理验证或RC提取问题，重点展示分析思路和解决方案
- 详细列举参与过的PDK或工艺设计套件项目，说明具体支持的工艺节点和EDA平台
- 突出在物理验证（DRC/LVS）规则开发、调试或优化方面的具体案例和成果
- 描述一个从无到有或显著改进某个技术流程（如RC提取）的项目经历，体现方法论和领导力
- 列出熟练掌握的脚本语言（Python, SKILL, Tcl）及在项目中开发的自动化工具
- 深入学习Cadence Virtuoso/Pegasus或Synopsys ICC2/PVS等特定工具链的高级功能与定制开发
- 系统研究3DIC、CoWoS等先进封装技术的结构、工艺流程及其带来的设计挑战
面试指南
- 使用STAR法则（情境、任务、行动、结果）来结构化描述你的项目经历和解决的具体问题
- 对于技术问题，不仅要给出结论，更要阐述你的分析逻辑、验证步骤和背后的原理
- 在描述协作经验时，强调你在其中的主动角色、沟通方式以及最终达成的共同目标
- 请描述一个你开发或维护的最具挑战性的PDK项目，挑战是什么，你如何解决的？
- 当发现一个LVS或DRC规则误报（false positive）时，你的排查流程是怎样的？
- RC提取的精度受哪些因素影响？你如何验证和确保提取流程的准确性？
- 你对3DIC或CoWoS封装技术了解多少？它与传统封装在PDK开发上有什么主要区别？
- 请举例说明你如何与代工厂或EDA供应商合作解决一个技术问题？
职位点评
薪资福利65
成长发展90
工作生活40
使命价值75
薪资福利
65中等
JD未提及具体薪资和福利信息，但作为知名上市公司的高级技术岗，在台湾半导体行业应有市场竞争力。补偿性动机的满足主要依赖于公司背景和市场行情。
薪资信号面议 (35K-55K/月)
成长发展
90较高
该职位直接接触先进制程、3DIC/CoWoS等前沿技术，技术深度和专业性极强，是芯片设计领域顶尖的技术使能岗位，对技术成长和专业积累的驱动力非常大。
技术前沿前沿/新兴技术
技术栈PDK、3DIC、CoWoS、RC Extraction、DRC、LVS、Cadence、Synopsys、Python、SKILL、STA
业务类型ambiguous
工作生活
40较低
JD未提及任何工作模式、弹性办公或工作生活平衡信息。结合半导体行业研发工作的特点和职位的专业深度，工作强度可能不低。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
半导体是现代电子产业的基石，该职位从事的是支撑先进芯片制造的核心技术工作，具有明确的产业价值和一定的技术创新意义。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs