
普通员工/个人贡献者
综合评分 74
头部芯片设计公司的核心技术岗,技术挑战大、成长性高,但工作强度不低。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
薪资怎么样
35K
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 450 个在招 · 其中芯片设计 约 200 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 200 个在招
该职位是联发科的数字IC设计师,主要负责智能手机芯片组的架构设计、RTL实现以及相关系统总线与外设设计
熟悉数字IC设计、DFT和FPGA仿真流程
智能手机芯片组的架构设计和RTL实现
无明确优先资质描述
优点
缺点 / 挑战
JD未披露具体薪资福利,但作为半导体行业头部公司的核心技术岗位,其薪酬福利通常具有市场竞争力,能满足对物质回报的合理预期。
职位涉及前沿的移动计算芯片设计,技术栈深入(SoC架构、RTL、DFT),且明确列出多项进阶技能(+号项)作为优先要求,提供了明确的技术精进路径和挑战。
职位地点明确位于新竹,属于现场办公模式。JD未提及任何关于工作时间、弹性办公或WLB的积极信号,半导体设计岗位普遍工作强度较高。
处于全球移动芯片设计的核心赛道,行业处于技术迭代的活跃期,参与的产品直接影响数亿用户的设备体验,具有显著的技术价值和社会影响力。
联发科 的其他在招职位