Watch Jobs
CXMT logo
长鑫存储
高速接口电路设计专家-High-Speed Interface Circuit Design Expert(J19289)
立即应聘

高速接口电路设计专家-High-Speed Interface Circuit Design Expert(J19289)

发布于 大约 3 小时前

普通员工/个人贡献者

上海市 / 合肥市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Cmos
Ctle
Dfe
Dram
Ffe
Finesim
Matlab
Virtuoso
高速接口

AI 估算 · 30k–50k

专家级高速接口设计岗位，技术壁垒高，半导体行业薪酬竞争力强，结合上海/合肥地域薪资水平估算。

职位详情

关于这个职位

该职位专注于高速接口电路设计，负责存储产品中高速IO接口的架构设计、电路实现与优化，包括接收器、均衡器等关键模块

您将主导从架构到流片的完整项目，并进行系统级建模与仿真，是技术专家角色
适合具备5年以上高速接口设计经验、熟悉DFE/CTLE等均衡技术的资深工程师

最低要求

教育背景与专业知识：硕士及以上学历，微电子/集成电路/电子信息类专业，具备较深的器件物理和CMOS工艺基础

专业技能与资格：具备5年以上高速接口电路设计经验，能使用DFE/CTLE/FFE等均衡技术和高速时钟分布技术完成电路设计
具备系统级建模能力，能使用Matlab和Verilog等工具完成建模与仿真
能使用Spectre/Hspice、Finesim、Virtuoso、Star RC等EDA工具完成设计开发
行业与专业经验：具有存储产品（如DRAM）领域的高速接口设计经验
项目/任务成果：主导过至少一款高速IO接口电路从架构设计到流片的完整项目
其他要求：具有团队合作精神和沟通能力，具有学习和挑战新技术的能力
管理角色需具备团队管理及项目管理能力

工作职责

高速IO架构设计：针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计及验证优化，主导高速接收器和信号均衡器等关键模块开发

系统建模与仿真：进行模拟系统的建模和仿真，使用Matlab/Verilog-A等工具完成系统级行为验证与性能评估
EDA工具应用与开发：使用EDA工具进行电路设计、仿真与优化，指导Layout工程师完成版图设计，并提出针对电路需求的版图设计要求
技术支持与协同：为测试和系统部门提供测试与Debug技术支持，推动从设计到验证的闭环
前沿技术预研：预先研究用于下一代DRAM产品的先进高速IO技术，推动技术迭代与创新

AI 洞察

优缺点分析

优点

  • 技术深度高：涉及高速模拟电路前沿技术，如DFE/CTLE等，技能壁垒强
  • 行业前景好：存储芯片是半导体核心领域，DRAM需求稳定，国产化趋势带来机会
  • 项目主导权：主导完整流片项目，技术视野全面，成就感强
  • 经验门槛高：要求5年以上经验且主导过流片，缺乏经验者难以胜任
  • 技术迭代快：需持续跟踪最先进的高速接口标准（如DDR5/LPDDR6等）
  • 适合有5年以上高速接口设计经验、热爱技术深耕、希望主导核心芯片模块的资深模拟工程师

缺点 / 挑战

  • 工作强度大：芯片设计周期紧张，流片前可能面临较大工作压力

角色解读

  • 技术方向：从资深专家晋升为首席工程师或技术总监，主导更复杂的高速接口架构
  • 管理方向：可转向技术管理岗位，带领团队进行产品级高速IO开发
  • 行业前景：随着AI和高性能计算对带宽需求提升，高速接口设计人才持续紧缺
  • 负责高速IO接口电路（如接收器、均衡器）的架构设计与电路实现，确保信号完整性
  • 使用Matlab/Verilog-A进行系统级建模与仿真，验证设计性能
  • 主导从架构设计到流片的完整项目，指导版图设计并提供测试支持
  • 预研下一代DRAM的高速IO技术，推动技术迭代
  • 精通高速接口设计，熟悉DFE/CTLE/FFE等均衡技术及高速时钟分布
  • 掌握系统级建模能力，熟练使用Matlab、Verilog等工具
  • 熟练使用Spectre/Hspice、Virtuoso等EDA工具进行电路设计与仿真
  • 具备存储产品（如DRAM）领域的高速设计经验，有完整流片项目经历

申请策略

  • 在面试中准备一个完整的项目案例，从需求分析到测试结果，展示全流程能力
  • 了解长鑫存储的技术路线，特别是其在DRAM高速接口方面的布局
  • 突出主导的高速IO接口项目，详细描述架构设计、均衡器选择及流片结果
  • 强调使用过的EDA工具链和建模方法（Matlab/Verilog-A），体现系统级能力
  • 列出团队协作和测试debug经验，展示跨部门协同能力
  • 如有专利或论文，突出在高速接口领域的创新成果
  • 提前复习DRAM接口协议（如DDR5、LPDDR5X）和均衡技术原理
  • 熟悉先进的EDA工具版本（如Virtuoso IC6.1.7以上）和仿真方法

面试指南

  • 项目类问题采用STAR法则：背景、任务、行动、结果，重点突出技术决策和问题解决
  • 原理类问题先给出定义和核心概念，再结合实际应用说明优缺点，最后总结设计考虑
  • 调试类问题采用系统性排查思路：从测量环境→芯片内部→仿真模型逐步分析
  • 请详细描述你主导过的一个高速接口项目，包括架构选择、均衡器设计及遇到的挑战
  • 如何设计一个针对DRAM的高速接收器？关键指标和权衡是什么？
  • 解释DFE和CTLE的工作原理，并比较它们在不同信道条件下的适用性
  • 如何使用Matlab/Verilog-A进行系统级建模？举例说明建模流程
  • 当仿真结果与测试结果不一致时，你的调试思路是什么？

职位点评

71
综合评分

技术前沿、薪资竞争力强、学习成长空间大，但工作强度较高，生活平衡一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合追求技术深度和职业成长、能接受较高工作强度的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活45
使命价值70

薪资福利

75中等

该职位薪资水平在半导体行业具有竞争力，且长鑫存储作为国产DRAM龙头，福利体系完善，但具体薪资未披露，稳定性良好。

薪资信号未披露（AI估算：30K-50K/月）

成长发展

85较高

该职位技术前沿，涉及先进均衡技术和DRAM高速接口，能深度参与核心研发，成长空间大。

技术前沿前沿/新兴技术
技术栈DFE、CTLE、FFE、高速时钟分布、Matlab、Verilog、Spectre、Hspice、Finesim、Virtuoso、Star RC、DRAM
业务类型profit_center

工作生活

45较低

芯片设计行业通常工作强度较大，但JD未明确说明加班情况，工作地点在上海或合肥，通勤便利性一般。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

70中等

存储芯片国产化具有国家战略意义，社会价值较高，但JD未明确提及使命感。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs