Watch Jobs
CXMT logo
长鑫存储
标准单元库设计工程师/专家-Standard Cell Library Design Engineer/Expert(J19232)
立即应聘

标准单元库设计工程师/专家-Standard Cell Library Design Engineer/Expert(J19232)

发布于 大约 15 小时前

普通员工/个人贡献者

合肥市 / 上海市
高级经验
全职员工
仅现场办公
硕士
芯片设计
Dram
Liberate
Skill
Starrc
Tcl
Virtuoso
标准单元库
先进Cmos工艺

AI 估算 · 25k–50k

半导体设计工程师薪资较高，合肥/上海不同城市有差异，经验3年以上且为专家岗，参考行业水平预估。

职位详情

关于这个职位

作为标准单元库设计工程师，你将负责先进工艺节点下标准单元库的架构设计、电路仿真与物理验证，生成高质量的库文件并驱动PPA持续优化

该岗位需要深厚的模拟/数字电路设计功底，熟悉全流程EDA工具，并具备自动化脚本开发能力，是芯片设计产业链中关键的技术岗位

最低要求

教育背景与专业知识：硕士及以上学历，微电子、电子工程或相关专业

专业技能与资格：具备HSPICE、Spectre、PrimeTime、Liberate、Virtuoso、Calibre、StarRC、Innovus等工具的使用能力，能独立完成从仿真到物理验证的完整流程
行业与专业经验：有3年以上标准单元或定制电路设计经验，具有先进CMOS工艺流片经验
项目/任务成果：完成过至少一个标准单元库从架构设计到库文件交付的完整项目
其他要求：具备扎实的分析与脚本能力，能使用Python、TCL、Perl、SKILL高效完成自动化任务，具有跨团队协作能力，能推动技术方案落地

工作职责

标准单元架构设计与仿真：主导标准单元库的整体架构规划，完成单元级电路设计、仿真与PPA优化，确保时序、功耗、面积达到目标指标

单元特征化与库文件生成：在PVT各工艺角下对单元做全特征化分析，驱动时序、功耗、面积的持续迭代优化，生成包含合规质量的整套库文件
版图协作与物理验证：与版图团队紧密配合，推动版图通过DRC/LVS检查，确保满足工艺节点的电气规范包括EM/IR压降、ESD规则及失配要求
自动化脚本开发与维护：开发并维护高复用性的Python、TCL、SKILL自动化脚本，加速原理图生成、网表提取、仿真回归、质量检查及PDK交付流程
技术文档与前沿跟踪：撰写并维护完整的技术文档包括数据手册、应用指南、发布说明及特征化报告，持续跟踪行业前沿技术并反馈至产品路线图

AI 洞察

优缺点分析

优点

  • 深耕半导体核心IP设计，技术壁垒高，职业护城河深
  • 接触先进CMOS工艺节点（如DRAM），积累稀缺的流片经验
  • 长鑫存储作为国内DRAM龙头，平台稳定，项目资源充沛
  • 综合技能要求高（电路+脚本+验证），持续成长性强
  • 工作强度较大，项目周期紧，需应对多工艺角仿真和验证迭代
  • 对工具链和工艺理解要求极高，学习曲线陡峭
  • 岗位集中在合肥、上海，可能面临城市选择限制
  • 适合对半导体电路设计有浓厚兴趣、具备扎实EDA工具能力且乐于攻克技术难题的工程师，尤其适合追求核心技术积累、看重长期发展的求职者

缺点 / 挑战

暂无明显挑战项

角色解读

  • 纵向发展：资深标准单元设计专家→技术架构师→设计团队负责人
  • 横向拓展：可向芯片后端物理设计、定制电路设计、PDK开发等方向延伸
  • 行业前景：半导体制造自主化趋势下，标准单元库作为基础IP需求稳定，长期发展空间大
  • 负责标准单元库的整体架构规划与电路设计，通过仿真优化功耗、时序和面积（PPA），确保指标达标
  • 在不同工艺角和PVT条件下对单元进行全特征化分析，生成完整的库文件并持续迭代
  • 与版图团队协作，推动版图通过DRC/LVS等物理验证，满足EM/IR、ESD等电气规范
  • 开发维护Python、TCL、SKILL等自动化脚本，提升原理图生成、仿真回归和交付效率
  • 扎实的模拟/数字电路设计基础，熟悉标准单元库架构及CMOS工艺特点
  • 熟练使用HSPICE、Spectre、PrimeTime、Liberate、Virtuoso等EDA工具完成仿真与特征化
  • 掌握版图验证工具如Calibre、StarRC，具备DRC/LVS问题解决能力
  • 较强的脚本编程能力（Python、TCL、SKILL等），能开发自动化流程

申请策略

  • 提前了解长鑫存储的DRAM产品线和技术路线，面试中展现对存储工艺的理解
  • 准备1-2个完整的单元库项目案例，从架构到交付详细讲述，突出个人贡献
  • 突出标准单元库或定制电路设计的完整项目经验，强调PPA优化成果
  • 详细列出熟练的EDA工具列表，并附上自动化脚本开发的代表作
  • 强调流片经验及先进工艺节点（如7nm、5nm或DRAM工艺）的实际参与
  • 如有技术文档编写或技术方案主导经历，务必体现
  • 补充或巩固Liberate、PrimeTime等特征化工具的使用技巧
  • 深入学习先进CMOS工艺的物理效应（如RDF、WPE、LOD等）对单元设计的影响

面试指南

  • 使用STAR法则（情境-任务-行动-结果）结构化回答项目经历，突出技术难点和量化成果
  • 对于工具和流程问题，先展示逻辑分析步骤，再结合具体工具命令或参数
  • 跨团队协作类问题，强调沟通、文档和推动落地的能力
  • 请描述一次你主导的标准单元库架构设计经历，你是如何权衡PPA的？
  • 在特征化过程中，你如何处理PVT corner下的时序与功耗的trade-off？
  • 遇到DRC/LVS违规时，你的排查和解决方法是什么？
  • 讲述一个你用脚本提升工作效率的实例，比如自动化仿真回归
  • 你对DRAM工艺下的标准单元设计有哪些特殊考量？

职位点评

70
综合评分

半导体核心技术岗，前沿工艺+自动化脚本，成长性强，工作压力大。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合追求技术深度与职业成长、能接受较高工作强度的求职者，对薪资和WLB要求较为弹性。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展85
工作生活50
使命价值80

薪资福利

65中等

薪资未明确，但按行业经验预估处于市场水准偏上，合肥相对上海偏低；福利未提及，但半导体大厂通常有五险一金、年终奖等基础福利。

薪资信号未披露（AI估算：25K-50K/月）

成长发展

85较高

岗位涉及先进工艺和自动化脚本开发，成长空间大；JD明确要求项目交付经历，强调持续跟踪前沿技术，但未提及晋升通道或导师制。

技术前沿前沿/新兴技术
技术栈HSPICE、Spectre、PrimeTime、Liberate、Virtuoso、Calibre、StarRC、Innovus、Python、TCL、SKILL
业务类型ambiguous

工作生活

50较低

仅现场办公，未提及弹性或远程；合肥和上海两地点可选，但半导体行业通常工作强度较高，JD无WLB相关表述。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

80较高

半导体国产化赛道高速增长，岗位直接贡献DRAM芯片基础IP设计，社会意义重大；技术迭代快，创新氛围浓厚。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs