Watch Jobs
CXMT logo
长鑫存储
后端物理主任工程师-Digital Backend Physical Staff Engineer(J17747)
立即应聘

后端物理主任工程师-Digital Backend Physical Staff Engineer(J17747)

发布于 大约 3 小时前

普通员工/个人贡献者

上海市 / 合肥市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Eda
Soc集成
布局布线
时序分析
时钟树综合
物理设计
芯片设计
逻辑综合

AI 估算 · 40k–65k

芯片行业资深工程师，上海/合肥/北京薪酬较高，技能稀缺，市场竞争力强。

职位详情

关于这个职位

该职位负责芯片后端物理设计的全流程，包括逻辑综合、物理布局、时钟树优化等，是半导体行业核心技术岗位

需要深入掌握EDA工具链和SOC集成方法论，参与从架构到实现的完整闭环设计
适合有5年以上经验的芯片设计专家

最低要求

电子工程、微电子或相关领域的硕士及以上学历

年以上芯片设计经验，专注于半导体行业（如存储器、处理器等）
具备综合与物理设计的实际动手经验和闭环经验（例如，使用工具如Cadence或Synopsys完成全流程设计）
对芯片集成和方法论非常熟悉，能独立解决集成挑战
熟悉自上而下设计流程，并成功应用于多个项目
具有高速时钟树实现的hands-on和closed-loop经验，包括时序分析和优化
熟练使用EDA工具（如Design Compiler, ICC2, PrimeTime等）

工作职责

综合与物理设计（Synthesis and Physical Design）：负责逻辑综合和物理布局设计，具备实际动手经验和闭环设计经验（从概念到验证的完整流程）

芯片集成与方法论（ Integration and Methodology）：非常熟悉SOC集成流程和相关设计方法论，并主导其在项目中的应用，确保模块间的协同优化
自上而下设计流程（Top-Down Design Flow）：非常熟悉自上而下的设计流程，包括架构定义到实现阶段，提升设计效率和可扩展性
高速时钟树实现（High-Speed Clock Tree Implementation）：负责高速时钟网络的设计与优化，具备实际动手经验和闭环经验，确保时序性能和信号完整性

AI 洞察

优缺点分析

优点

  • 长鑫存储是国内存储器芯片龙头，技术积累深厚，能接触到最先进的存储芯片设计
  • 后端物理设计是芯片设计核心环节，技能稀缺，市场价值高
  • 多城市可选（上海/合肥/北京），提供灵活的工作地点选择
  • 公司处于快速发展期，项目资源充足，个人成长空间大
  • 芯片设计周期长、复杂度高，需要处理大量细节和迭代，工作强度可能较大
  • 对EDA工具和设计方法论要求极高，需要持续学习最新技术
  • 行业竞争激烈，需在高压下按时交付高质量设计
  • 适合有5年以上芯片后端设计经验，热爱技术钻研，能在复杂项目中独立解决问题的资深工程师

缺点 / 挑战

暂无明显挑战项

角色解读

  • 技术深耕：成为芯片后端设计领域的专家，主导更复杂芯片项目的物理实现
  • 技术管理：晋升为技术主管或架构师，带领团队完成芯片设计项目
  • 横向拓展：转向芯片前端设计、验证或系统架构，拓宽技术覆盖面
  • 负责芯片后端的逻辑综合与物理布局设计，确保设计从概念到验证的完整闭环
  • 主导SOC集成流程，协调各模块协同优化，解决集成中的技术挑战
  • 设计并优化高速时钟树网络，保证时序性能和信号完整性
  • 参与自上而下的设计流程，从架构定义到实现阶段提升设计效率
  • 精通EDA工具（如Design Compiler, ICC2, PrimeTime），具备芯片后端全流程设计能力
  • 深入理解SOC集成方法论和自上而下设计流程，能独立解决集成问题
  • 具备高速时钟树实现的实战经验，包括时序分析和优化
  • 扎实的微电子/电子工程背景，对半导体制造工艺有深入理解

申请策略

  • 关注长鑫存储的存储产品线和未来技术路线，在面试中展示对存储芯片设计的理解
  • 准备一个完整的项目案例，从架构到实现详细讲解自己的贡献
  • 突出参与过的完整芯片后端设计项目经验，特别是从综合到验证的闭环案例
  • 详细列出掌握的EDA工具（如Design Compiler, ICC2, PrimeTime）及熟练程度
  • 强调高速时钟树设计、时序优化等具体技术细节，用数据体现成果
  • 如有SOC集成或自上而下设计流程经验，务必重点描述
  • 补充最新EDA工具版本特性，如Synopsys ICC2的最新功能
  • 学习先进工艺节点（如7nm/5nm）的后端设计挑战与解决方案

面试指南

  • 使用STAR法则：描述具体场景、任务、行动和结果，突出技术难点和解决方案
  • 展示系统思维：从整体流程出发，先阐述方法论再具体落地细节
  • 量化成果：用数据（如时序裕度、面积缩减百分比）体现设计优化效果
  • 请描述一个你负责的芯片后端设计项目，从综合到物理实现的完整流程
  • 如何处理高速时钟树设计中的时序冲突？举例说明
  • 谈谈对SOC集成方法论的理解，以及你在项目中如何解决模块间集成问题
  • 在自上而下设计流程中，如何平衡面积、功耗和性能？
  • 你使用过哪些EDA工具？比较一下Cadence和Synopsys工具链的优缺点

职位点评

71
综合评分

技术前沿、薪资优厚、成长空间大，但工作强度高且须现场办公。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合追求技术深度和职业发展的求职者，不太适合看重工作生活平衡的候选人。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展90
工作生活30
使命价值75

薪资福利

80较高

薪资水平在芯片行业中属于较高水准，公司提供常规福利，但JD未明确具体福利项。

薪资信号未披露（AI估算：40K-65K/月）

成长发展

90较高

该职位技术深度高，涉及前沿的芯片设计方法和工具，能积累稀缺技能，成长空间大。

技术前沿前沿/新兴技术
技术栈物理设计、综合、时钟树、SOC集成、EDA、Cadence、Synopsys
业务类型profit_center

工作生活

30较低

芯片设计通常需要现场办公，工作强度较大，JD未提及弹性工作或WLB。

工作模式仅现场办公
办公地点科技园/产业园
加班情况JD含高强度暗示词

使命价值

75中等

长鑫存储处于半导体国产化关键领域，具有较高社会价值，但JD未强调使命感。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs