Watch Jobs
CXMT logo
长鑫存储
DRAM测试算法开发工程师-DRAM Test Algorithm Engineer(J18489)
立即应聘

DRAM测试算法开发工程师-DRAM Test Algorithm Engineer(J18489)

发布于 大约 9 小时前

普通员工/个人贡献者

合肥市
中级经验
全职员工
仅现场办公
本科
硬件工程
Ddr
Dram
Jedec
Lpddr4/5
Risc-V
示波器
逻辑分析仪
Stressapptest

AI 估算 · 15k–25k

合肥芯片行业薪资中等偏上，DRAM测试算法需专业经验，市场竞争力较强。

职位详情

关于这个职位

该职位负责DRAM测试算法开发，深入分析LPDDR4/5等DRAM的Training机制，设计压力测试方案并定位内存颗粒缺陷

适合对内存技术有深入理解、熟悉硬件调试和嵌入式开发的工程师

最低要求

教育背景与专业知识：本科及以上学历，电子工程、微电子、计算机工程或相关专业，了解JEDEC标准流程

专业技能与资格：熟悉DDR/LPDDR协议（LPDDR4/5经验优先），掌握DRAM PHY的基础配置与时序参数调优方法，熟练使用示波器、逻辑分析仪等硬件调试工具分析DRAM信号，了解常见内存测试方法论（如功能测试、压力测试）
专业技能与资格：具备RISC-V架构的嵌入式开发经验，包括RISC-V MCU的编程、调试和系统集成，精通C/C++/Python
行业与专业经验：具备DRAM性能分析方法，能通过日志或工具定位内存问题

工作职责

DRAM Training机制分析与配置：深入分析LPDDR4/5等DRAM的Training机制（如Read/Write Leveling、ZQ Calibration等），提供优化配置建议以提升系统稳定性

初始化与读写错误分析：分析DRAM初始化失败、读写错误等问题，制定系统性解决方案并推动闭环
TC参数配置与协同优化：负责TC参数配置与优化，确保与MC的稳定协同工作，提升内存子系统性能
压力测试方案设计与执行：设计并实施DRAM压力测试方案，使用工具（如stressapptest）进行长时间读写、反转及CRC校验测试，定位内存颗粒设计缺陷
总线信号分析与眼图质量评估：使用逻辑分析仪、示波器捕获DDR总线信号（如CLK、DQ、DQS），分析眼图质量与时序违例，驱动设计改善

AI 洞察

优缺点分析

优点

  • 接触前沿DRAM技术（LPDDR4/5），技能积累含金量高
  • 长鑫存储是国内DRAM龙头，平台稳定，技术氛围浓厚
  • 工作内容涵盖算法、硬件、嵌入式，综合性强，成长空间大
  • DRAM测试精细度高，排错过程可能耗时较长
  • 芯片行业迭代快，需持续学习新标准与工具
  • 适合对内存技术有浓厚兴趣、具备硬件调试和嵌入式开发背景的工程师，愿意深入底层系统优化

缺点 / 挑战

  • 需要同时掌握硬件信号分析和嵌入式开发，入门门槛较高

角色解读

  • 可向DRAM设计或系统架构师方向发展，深入掌握内存子系统全链路
  • 也可转向芯片验证或硬件测试管理岗位，积累项目领导经验
  • 在存储芯片行业积累经验后，可跨界至CPU/GPU等复杂芯片测试领域
  • 深入分析LPDDR4/5等DRAM的Training机制，优化配置以提升系统稳定性
  • 分析初始化失败、读写错误等问题，制定系统性解决方案并推动闭环
  • 设计并执行DRAM压力测试方案，使用工具定位内存颗粒设计缺陷
  • 使用示波器、逻辑分析仪捕获DDR总线信号，评估眼图质量与时序违例
  • 精通DDR/LPDDR协议及DRAM PHY配置与调优
  • 熟练使用示波器、逻辑分析仪等硬件调试工具
  • 具备RISC-V嵌入式开发经验，精通C/C++/Python
  • 掌握内存测试方法论，如功能测试、压力测试

申请策略

  • 了解长鑫存储的产品线和技术路线，在面试中展现对DRAM行业的热情
  • 准备一个完整的DRAM问题定位案例，展示分析思路和方法论
  • 突出DDR/LPDDR协议理解和DRAM PHY调优项目经验
  • 强调使用示波器、逻辑分析仪进行信号分析的具体案例
  • 展示RISC-V嵌入式开发或C/C++/Python编程能力，尤其是与硬件交互的经历
  • 如有内存压力测试或故障定位经历，重点描述
  • 补充JEDEC标准知识，深入了解DDR5新特性
  • 练习使用stressapptest等测试工具，掌握常见内存故障模式

面试指南

  • 对于技术原理问题，先给出定义，再解释参数影响，最后举例说明调优步骤
  • 对于问题排查类，遵循现象描述→假设验证→工具定位→根因分析的逻辑
  • 对于项目经验类，使用STAR法则（背景、任务、行动、结果）
  • 请解释LPDDR4/5的Read/Write Leveling机制和调优方法
  • 如何设计一个DRAM压力测试方案？你会关注哪些指标？
  • 描述一次你使用示波器分析DDR总线信号的经历，发现了什么问题？
  • RISC-V架构与ARM在嵌入式开发中有哪些异同？
  • 如果DRAM初始化失败，你会如何排查？

职位点评

73
综合评分

合肥芯片大厂，前沿DRAM技术，技术成长空间大，WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术成长和行业前景的求职者，对工作生活平衡要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活60
使命价值75

薪资福利

70中等

薪资水平在合肥属中上，有年终奖，但未明确其他福利，补偿性满足程度中等。

薪资信号未披露（AI估算：15K-25K/月）

成长发展

85较高

技术前沿（DDR5、RISC-V），工作内容综合性强，有较大成长空间，但未提及晋升通道。

技术前沿前沿/新兴技术
技术栈DRAM、LPDDR4/5、RISC-V、JEDEC
业务类型ambiguous

工作生活

60中等

仅现场办公，合肥生活成本较低，但未提及弹性工作或WLB，加班情况不明。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

75中等

DRAM国产化具有战略意义，社会价值较高，但职位未直接体现使命感。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs