
长鑫存储
DRAM设计验证工程师-DRAM Design Verification Engineer(J18274)
DRAM设计验证工程师-DRAM Design Verification Engineer(J18274)
发布于 大约 3 小时前普通员工/个人贡献者
上海市 / 北京市
中级经验
全职员工
仅现场办公
学历未注明
硬件工程
Cmos
Dram
Finesim
Spice
Virtuoso
设计验证
AI 估算 · 20k–50k
DRAM验证工程师技能要求高,市场稀缺,尤其涉及先进存储技术,薪资竞争力强,上海北京更高。
职位详情
关于这个职位
作为DRAM设计验证工程师,你将负责全芯片级的电路设计验证,维护SPICE网表验证环境,制定测试计划并执行覆盖率分析,确保设计时序和功能正确
该职位需要扎实的数字CMOS电路知识,熟悉EDA工具如Spectre、Finesim、Virtuoso、Verilog,并具备脚本编程能力
加入长鑫存储,你将参与前沿DRAM产品(如LPDDR5、DDR5)的验证工作,与团队协作推动技术迭代
最低要求
具备数字CMOS电路设计的基础知识与理解;
熟悉Spectre、Finesim、Virtuoso、Verilog等EDA设计工具;
工作职责
负责全芯片级电路设计验证;
维护基于SPICE网表的验证环境,包括测试方法与回归测试模式;
制定测试计划,验证设计的内部时序/功能,执行覆盖率与回归测试,分析覆盖率缺口并制定多样化策略以填补覆盖漏洞;
为新平台项目制定与验证相关的检查清单;
为设计团队提供电路调试支持
优先资格
有定制电路设计经验者优先;
具有LPDDR4/LPDDR5/DDR4/DDR5 DRAM产品经验者优先;
具备Perl、Python脚本经验者优先;
良好的团队合作与沟通能力,具备一定管理经验;
学习能力强,能在灵活、动态的环境中积极主动地开展工作
AI 洞察
优缺点分析
优点
- 长鑫存储是国内DRAM领军企业,能接触到最先进的存储技术(LPDDR5/DDR5),技术积累深厚
- 职位涵盖全芯片验证,涉及面广,能全面提升验证能力和电路理解
- 上海、北京、合肥多城市可选,提供灵活的地理选择
- DRAM验证复杂度高,工作时间可能因项目进度紧张,需要较强抗压能力
- 对硬件和电路知识要求高,学习曲线陡峭,需要持续学习新技术
- 相比纯数字验证,需兼顾模拟和定制电路,技能要求更全面
- 适合对存储器技术有浓厚兴趣、具备扎实数字电路基础且愿意深入硬件验证领域的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 技术路线:从设计验证工程师成长为资深验证专家,主导复杂芯片验证架构
- 管理路线:积累经验后转向验证团队管理,负责项目规划和团队建设
- 跨领域发展:深入理解DRAM设计,可转型为存储器设计工程师或系统验证工程师
- 负责全芯片级DRAM电路设计验证,确保设计功能、时序正确
- 维护SPICE网表验证环境,开发测试用例并执行回归测试
- 分析覆盖率缺口,设计多样化策略提高验证覆盖率
- 为设计团队提供电路调试支持,解决验证中发现的问题
- 扎实的数字CMOS电路基础知识,理解半导体器件和电路原理
- 熟练使用EDA工具如Spectre、Finesim、Virtuoso、Verilog进行仿真和验证
- 具备Perl或Python脚本编程能力,能够自动化验证流程
- 良好的团队沟通和协作能力,能跨团队推动验证工作
申请策略
- 面试前准备一个完整的验证项目案例,包括测试计划、覆盖率分析和bug修复过程
- 了解长鑫存储的产品线和近期技术突破,展示对公司的兴趣
- 突出数字CMOS电路设计或验证项目经验,尤其是全芯片级或复杂模块级验证经历
- 强调EDA工具使用熟练度,如Spectre、Finesim、Virtuoso、Verilog的具体应用
- 展示脚本编程能力,用Perl或Python自动化测试的案例
- 如果有DRAM产品经验(LPDDR/DDR系列),务必重点描述
- 复习CMOS电路原理和时序分析,补强SPICE仿真知识
- 学习Perl或Python脚本,并练习在验证环境中自动化处理
面试指南
- 对于项目经验问题,采用STAR法则:情境、任务、行动、结果,突出个人贡献和量化成果
- 对于技术原理问题,从基础概念入手,结合实际经验,条理清晰分点回答
- 请描述你设计或验证过的全芯片级项目中,如何制定测试计划和覆盖率目标?
- 解释SPICE网表验证的流程,以及你如何处理时序违例问题?
- 你用过哪些EDA工具?比较一下Spectre和Finesim的优缺点
- 写一段Perl脚本,实现从log文件中提取特定错误信息
- 为什么选择长鑫存储?你对DRAM验证的未来有什么看法?
- 复习数字CMOS电路和时序分析基础,准备常见电路拓扑和验证方法
职位点评
69
综合评分
长鑫存储DRAM验证岗,技术前沿、成长性好,但现场办公且WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
更适合这类人
适合追求技术成长和前沿领域、愿意在半导体行业深耕的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活50
使命价值65
薪资福利
70中等
该职位薪资竞争力较强,尤其在上海北京,但未提及具体福利,稳定性和福利信号一般。
薪资信号未披露(AI估算:20K-50K/月)
成长发展
85较高
职位涉及前沿DRAM技术(LPDDR5/DDR5),使用主流EDA工具和脚本技术,成长空间大。
技术前沿前沿/新兴技术
技术栈DRAM、LPDDR5、DDR5、SPICE、Spectre、Finesim、Virtuoso、Verilog、Perl、Python
成长机会管理经验、学习能力强
业务类型profit_center
工作生活
50较低
现场办公且未提及弹性工作,地点在市区或科技园,工作强度可能较高,WLB信号不明确。
工作模式仅现场办公
办公地点未明确
加班情况未提及(无法判断)
使命价值
65中等
DRAM是半导体核心领域,国产替代前景好,但职位本身更偏技术实现,社会使命感一般。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
长鑫存储 的其他在招职位
生产计划工程师-Production Planning Engineer(J18239)
长鑫存储 · 合肥市AI 估算 · 12k-20kTF 降本专案工程师-Tf EE NDUC Engineer(J18171)
长鑫存储 · 合肥市AI 估算 · 15k-25k研发器件可靠性工程师-TD Device Reliability Engineer(J14197)
长鑫存储 · 合肥市AI 估算 · 20k-35kBPM开发工程师-BPM Development Engineer(J18816)
长鑫存储 · 合肥市AI 估算 · 25k-40k封装可靠性主任工程师-Package Reliability Staff Engineer(J18253)
长鑫存储 · 合肥市AI 估算 · 20k-40k
相似职位推荐
Watch Jobs