长江存储
干法刻蚀工艺研发工程师(J14368)
干法刻蚀工艺研发工程师(J14368)
发布于 大约 7 小时前普通员工/个人贡献者
武汉市
中级经验
全职员工
仅现场办公
本科
研究与开发 (研发)
12寸晶圆
Array
Beol
Cmos
Feol
半导体工艺
干法刻蚀
Tool Dyh
AI 估算 · 18k–28k
半导体行业研发岗，2年经验在武汉属于中等水平，长江存储为龙头大厂，薪资有竞争力，综合月薪约2万左右。
职位详情
关于这个职位
该职位负责12寸晶圆厂干法刻蚀工艺的研发与开发，涉及Array、CMOS FEOL/BEOL等关键工艺环节，是半导体芯片制造的核心技术岗位
适合具备2年以上干法刻蚀经验、希望深入参与先进制程开发的工程师
最低要求
本科及以上学历，具备2年及以上12寸干法刻蚀经验
工作职责
负责XGS Array/ CMOS FEOL/BEOL 以及Tool DYH 干法刻蚀工艺开发
AI 洞察
优缺点分析
优点
- 属于半导体制造核心工艺，技术壁垒高，长期价值显著
- 长江存储是国内存储芯片领军企业，平台资源丰富，能接触前沿技术
- 武汉光谷半导体产业集群，职业机会多，行业前景广阔
- 工作强度较大，需应对产线异常和紧急问题处理
- 技术更新快，需持续学习新型刻蚀方案和材料
- 对经验和细节要求高，初期可能需要较长的上手周期
- 适合对半导体工艺有浓厚兴趣、具备2年以上干法刻蚀经验、愿意在技术攻坚中成长的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 向资深刻蚀工艺专家发展，主导关键工艺模块的研发
- 横向拓展至整合、良率或设备工程领域，成为全流程技术骨干
- 晋升为技术管理岗位，带领团队攻克高难度工艺难题
- 负责先进制程中干法刻蚀工艺的开发和优化，确保刻蚀精度和良率
- 与设备、整合、良率等团队协作解决工艺问题，提升产品性能
- 参与新工艺节点的技术研发，推动刻蚀技术在Array和CMOS等关键层的应用
- 精通干法刻蚀原理和工艺参数调整，熟悉12寸晶圆生产流程
- 具备等离子体刻蚀设备（如LAM、AMAT等）的操作和故障排查能力
- 良好的问题分析和实验设计能力，能运用DOE等工具优化工艺
申请策略
- 关注长江存储的3D NAND技术路线，面试中展现对行业的理解
- 准备自我介绍时，用STAR法则清晰描述过往项目贡献
- 突出干法刻蚀的具体工艺经验，包括机台型号、刻蚀材料（如氧化物、多晶硅等）
- 列举成功解决过的工艺问题案例，体现分析和动手能力
- 强调对CD、Profile、选择性等关键指标的管控经验
- 深入学习等离子体物理和化学反应机理，提升理论水平
- 了解先进制程（如3D NAND）对刻蚀的新要求，预习相关文献
面试指南
- 针对机理类问题：先定义概念，再分点说明参数影响，最后结合实际案例
- 针对解决类问题：用STAR框架（情境-任务-行动-结果）结构化回答
- 面对开放性问题：先表明思路，再举例论据，展现逻辑性和经验深度
- 请简述干法刻蚀的机理和主要工艺参数如何影响刻蚀结果？
- 描述一次你遇到过的刻蚀工艺异常及解决过程
- 如何通过DOE来优化刻蚀速率和均匀性？
- 对于BEOL刻蚀，如何避免金属污染和侧壁损伤？
- 你对3D NAND的刻蚀挑战有哪些了解？
职位点评
69
综合评分
核心研发岗，前沿技术栈，薪资中上，但工作强度大且不灵活。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
最适合追求技术成长、愿意在半导体前沿领域深耕、对工作生活平衡要求不高的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展85
工作生活50
使命价值75
薪资福利
65中等
薪资水平在武汉属于中上，但JD未明确福利，稳定性较好，综合满足中等偏上。
薪资信号未披露（AI估算：18K-28K/月）
成长发展
85较高
技术前沿（先进制程），能深度参与研发，成长空间大，但JD未提及培训晋升。
技术前沿前沿/新兴技术
技术栈干法刻蚀、Array、CMOS、FEOL、BEOL
业务类型ambiguous
工作生活
50较低
仅现场办公，工作地点为科技园，JD未提及WLB，正常工作时间但可能有加班。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
半导体存储行业高速增长，技术有社会价值，但JD未强调使命。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs