GigaDevice logo
兆易创新
IC数字设计主任工程师

IC数字设计主任工程师

发布于 大约 6 小时前

中层管理(经理/总监)

上海市 / 西安市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Afe
Arm
Asic
Bms
Eda
Fpga
Risc-V
Soc
Synopsis

AI 估算 · 30k–50k

芯片设计高级技术管理岗,5年+经验,薪资行业竞争力强,技术稀缺度高,中位数约40K。

职位详情

关于这个职位

该职位是兆易创新的IC数字设计主任工程师,负责ASIC及SoC架构设计、数字电路模块设计及仿真,并指导初级和中级工程师

工作地点在上海或西安,要求5年以上数字集成电路设计经验,熟练掌握Verilog和EDA工具
适合有深厚数字设计背景且希望承担管理职责的资深工程师

最低要求

电子工程及计算机相关领域硕士以上学历

年以上数字集成电路、ASIC及SoC架构设计的直接经验
熟练掌握Verilog coding工具,熟悉数字电路设计流程
具有FPGA验证经验,或能与FPGA验证工程师合作
熟练使用相关的EDA设计工具,如Synopsis
具有良好的团队协作精神和沟通能力

工作职责

负责ASIC及SoC系统架构设计

负责数字电路模块的设计及仿真
撰写设计文档
指导完成数字电路版图的P&R工作,并完成后仿
参与指导芯片产品的测试及Debug工作
指导及管理初级及中级工程师进行电路设计

优先资格

拥有RSIC-V(或ARM-M系列)处理器架构者优先

具有BMS AFE/电量计数字电路设计经验者优先

AI 洞察

优缺点分析

优点

  • 兆易创新是国内领先的IC设计公司,产品线成熟,平台稳定
  • 岗位涉及前沿的SoC架构和RISC-V技术,技术积累价值高
  • 具有管理职责,能锻炼领导力和项目管理能力
  • 技术迭代快,需持续学习新架构和工具
  • 管理经验要求高,需平衡技术与人员指导
  • 适合有5年以上数字IC经验、希望兼顾技术与团队管理,并希望在芯片行业长期发展的资深工程师

缺点 / 挑战

  • 数字IC设计周期长,工作强度较大,需应对流片压力

角色解读

  • 技术方向:成为芯片设计领域专家(架构师/技术专家)
  • 管理方向:晋升为团队经理/总监,带领更大规模的研发团队
  • 行业方向:积累BMS/AFE等细分领域经验,转向系统级或产品定义角色
  • 负责从系统架构到模块实现的全流程数字IC设计,包括ASIC和SoC架构规划
  • 使用Verilog进行数字电路设计、仿真验证,并指导后端版图实现
  • 参与芯片测试调试,管理初级和中级工程师的技术工作
  • 扎实的数字电路设计基础,精通Verilog和数字设计流程
  • 熟悉EDA工具(如Synopsis)和FPGA验证方法
  • 具备SoC架构设计经验,了解RISC-V或ARM处理器优先

申请策略

  • 提前了解兆易创新的产品线(如MCU、存储、BMS芯片),在面试中展现对业务的理解
  • 准备一个完整的设计案例,从架构到实现的详细说明
  • 突出SoC/ASIC架构设计项目经验,列出关键指标(如工艺、频率、功耗)
  • 强调管理或指导团队的经历,量化指导人数和成果
  • 列举熟悉的设计工具(Verilog, Synopsis)和验证方法(FPGA)
  • 补充RISC-V或ARM处理器核设计经验,可学习相关公开架构
  • 强化EDA工具高级使用技巧,如时序优化、功耗分析

面试指南

  • STAR法则:描述情境、任务、行动、结果,突出技术决策和团队协作
  • 技术问题:从原理入手,分步骤分析原因,展示问题解决思路
  • 管理问题:强调分配任务、定期检查、知识分享的具体方法
  • 请描述一个你负责的SoC架构设计项目,以及你如何解决关键挑战
  • 在指导初级工程师时,你如何确保设计质量和进度?
  • 你对RISC-V和ARM架构的差异有何理解?
  • 如何处理数字电路仿真中遇到的不收敛问题?
  • 如何平衡设计性能、功耗和面积(PPA)?

职位点评

68
综合评分

技术管理双线发展,薪资竞争力强,但工作强度大且灵活性低。

从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。

更适合这类人
适合重视技术成长和职业发展、能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活40
使命价值60

薪资福利

75中等

职位薪资在行业内属于中高水平,但未在JD中明确披露具体数字,福利信息也未提及,因此补偿性动机满足程度中等偏上。

薪资信号面议 (30K-50K/月)

成长发展

85较高

岗位涉及前沿的SoC和RISC-V技术,要求持续学习,且包含管理职责,成长空间大。JD中未明确提及培训或晋升通道,但技术管理岗本身发展路径清晰。

技术前沿前沿/新兴技术
技术栈RISC-V、SoC、ASIC、Verilog、FPGA、Synopsis
业务类型ambiguous

工作生活

40较低

工作地点为上海或西安,均为现场办公,未提及弹性工作或远程选项,芯片设计行业通常加班较多,因此生活化动机满足度较低。

工作模式仅现场办公
办公地点市区核心地段
加班情况未提及(无法判断)

使命价值

60中等

半导体行业属于国家战略支持领域,有一定社会价值,但岗位偏技术实现,使命感不强。JD未提及使命相关词汇。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs