维信诺
Layout设计研究员
Layout设计研究员
发布于 大约 8 小时前普通员工/个人贡献者
中国
中级经验
全职员工
仅现场办公
本科
硬件工程
Fpc
Layout设计
Smt
Vipd
信号完整性
半导体
微电子
Fpca不良解析
AI 估算 · 15k–25k
硬件工程师中高级岗位，苏州/上海周边，FPC设计细分方向，薪资具有竞争力。
职位详情
关于这个职位
该职位主要负责柔性电路板（FPC）及模组的Layout设计，制定设计规范和流程，并主导不良解析与改善
适合有微电子、半导体背景的工程师，需要熟悉FPC/SMT行业标准和信号完整性知识
最低要求
本科3年及以上学历，微电子、半导体物理、材料物理等相关专业
熟悉VIPD标准品、定制品项目开发背景，熟练掌握制定Layout设计规范和流程
负责主导FPCA不良解析问题追踪及改善经验
熟知FPC及SMT行业规范标准，了解信号完整性相关知识
工作职责
负责FPCA的Layout设计规范制定及流程优化
主导FPCA不良解析，追踪问题并推动改善
参与VIPD标准品及定制品项目开发
AI 洞察
优缺点分析
优点
- 深耕显示驱动细分领域，技术壁垒高，经验积累价值大
- 涉及FPC全流程设计到不良改善，综合技能提升快
- 维信诺作为国内显示面板龙头，平台稳定，项目资源丰富
- 不良解析要求细致入微，需较强的逻辑和耐心
- 行业技术迭代快，需持续学习新的设计规范和标准
- 适合微电子、材料物理等专业背景、喜欢钻研硬件设计细节、注重工艺与良率提升的工程师
缺点 / 挑战
- 工作可能需要配合生产线节奏，存在倒班或紧急问题处理压力
角色解读
- 可向资深Layout专家或技术主管发展，主导复杂项目设计
- 横向拓展至显示驱动芯片设计或系统级封装（SiP）领域
- 积累半导体行业经验后，可转向芯片设计或产品管理岗位
- 制定FPC Layout设计规范和流程，确保设计符合行业标准和产品需求
- 主导FPCA不良解析，通过分析问题根因并推动改善措施
- 参与VIPD标准品和定制品项目开发，与团队协作完成设计评审
- 精通FPC及SMT工艺规范，熟悉信号完整性知识
- 掌握Layout设计工具（如Cadence、Altium等），具备不良分析能力
- 了解半导体物理和微电子基础知识，能解读相关测试报告
申请策略
- 提前了解维信诺的产品线和显示技术方向，体现对公司的热情
- 面试时可准备一个完整的Layout设计项目讲解，突出逻辑和细节
- 突出FPC/Layout设计项目经验，尤其是主导过不良解析并改善的案例
- 强调对信号完整性、VIPD标准的理解和应用
- 展示相关工具技能（如Cadence、仿真软件）和工艺知识
- 补充FPC制造工艺和SMT焊接技术知识
- 学习不良分析常用方法（如鱼骨图、FMEA）和统计工具
面试指南
- STAR法则：描述情境、任务、行动、结果，突出个人贡献
- 技术问题可采用“原理+规范+案例”结构：先讲理论，再引标准，最后举例
- 请介绍一个你主导的FPCA不良解析案例，如何定位根因并改善？
- FPC Layout设计中有哪些信号完整性考量？如何防止电磁干扰？
- 你如何确保Layout设计符合SMT工艺要求？有哪些常见设计规则？
- 在VIPD项目开发中，你如何平衡设计性能与可制造性？
- 如果遇到反复出现的不良问题，你的分析思路是什么？
- 复习FPC设计常用规范（如IPC-6013）和信号完整性基础
职位点评
64
综合评分
技术专精的硬件设计岗，实践性强，但WLB和成长信号一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合看重技术积累、愿意深耕硬件制造环节、不介意现场办公的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展75
工作生活50
使命价值60
薪资福利
65中等
薪资水平中等偏上，但JD未提及具体福利，稳定性较强。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
75中等
技术深度较好，涉及前沿显示领域，但成长路径明确性一般。
技术前沿主流现代技术
技术栈FPC、SMT、信号完整性、VIPD
业务类型ambiguous
工作生活
50较低
未明确工作模式，制造型行业通常需要现场办公，WLB一般。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
显示面板行业稳定，但社会影响力感知一般，技术贡献有限。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
维信诺 的其他在招职位
相似职位推荐
Watch Jobs