闻泰科技
EDA工程师(J10912)
EDA工程师(J10912)
发布于 大约 8 小时前普通员工/个人贡献者
西安市
中级经验
全职员工
仅现场办公
学历未注明
硬件工程
Eda
Pads
Pcb Layout
电子产品
西安
仿真布线
元件库
AI 估算 · 12k–18k
西安硬件工程师3年经验，EDA工具技能稀缺，市场薪资范围12-18k/月。
职位详情
关于这个职位
该职位主要负责电子产品的EDA设计工作，包括元件库建立、PCB Layout、走线优化及仿真、出图审核等
需要3年以上手机、平板或PC的Layout经验，熟练使用Cadence、Pads等工具
适合有独立项目完成能力的硬件工程师
最低要求
年以上手机，平板，PC等电子产品LAYOUT工作
熟练使用Cadence,Pads等EDA工具
具有独立完成项目Layout能力
具有团队协同完成项目能力
工作职责
负责元件库建立工作
负责项目摆件，PCB LAYOUT工作
负责PCB走线优化，仿真布线优化工作
负责项目出图资料，检查，审核工作
负责板厂工程确认工作
收集试产问题改善工作
AI 洞察
优缺点分析
优点
- 闻泰科技为行业头部ODM厂商，项目量级大，积累经验快
- EDA工具技能在硬件领域通用性强，职业稳定性高
- 西安岗位性价比适宜，生活成本较低
- 项目周期紧张时可能需要加班
- 技术栈相对固定，需持续关注新工具和仿真方法
- 适合有3年以上Layout经验、注重技术积累、希望在大型平台稳定发展的硬件工程师
缺点 / 挑战
- Layout工作重复性较高，需细心和耐心
角色解读
- 向资深Layout工程师或EDA技术专家发展
- 可转型为信号完整性/电源完整性仿真工程师
- 积累项目经验后可晋升为硬件设计团队负责人
- 建立和维护元件库，确保封装和符号的准确性
- 主导PCB布局布线，进行信号完整性和电源完整性仿真优化
- 输出生产文件并与板厂沟通工程确认
- 收集试产问题并推动设计改进
- 精通Cadence Allegro和PADS等EDA工具
- 具备3年以上手机/平板/PC多层板Layout经验
- 熟悉PCB制造工艺和生产流程
- 良好的团队协作和沟通能力
申请策略
- 面试前准备一个完整的项目流程介绍，从库建立到生产支持
- 了解闻泰科技的主要产品线（手机、平板）和客户关系
- 突出独立完成项目的Layout案例，尤其是手机/平板多层板设计
- 强调使用Cadence和PADS的经验，列出具体功能（如约束设置、仿真）
- 展示解决过的PCB生产或信号问题案例
- 注明团队协作和跨部门沟通经验
- 学习信号完整性（SI）和电源完整性（PI）仿真工具如HyperLynx
- 熟悉PCB制造工艺和DFM规则
面试指南
- STAR法则：情景-任务-行动-结果，突出技术细节和解决过程
- 展示工具操作流程：先描述思路再举例
- 强调沟通：跨部门协作时如何平衡需求
- 请描述一次你独立完成复杂PCB Layout的案例，遇到哪些挑战？
- Cadence和PADS中你常用的功能有哪些？如何进行差分对布线？
- 如何确保信号完整性？你使用过哪些仿真工具？
- 如果板厂反馈制造问题，你会如何沟通解决？
- 团队中如何与其他硬件工程师协作？
职位点评
60
综合评分
西安大厂EDA岗，薪资稳定、技术成熟，成长空间有限但适合深耕。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
该职位最适合追求稳定收入和技能积累的求职者，对WLB和使命感要求不高。
表现最好
薪资福利
相对薄弱
使命价值
薪资福利70
成长发展60
工作生活55
使命价值40
薪资福利
70中等
薪资水平在西安属中等偏上，公司规模大提供稳定性，但福利未在JD中明确。
薪资信号未披露（AI估算：12K-18K/月）
成长发展
60中等
技术栈为成熟EDA工具，成长路径明确但创新空间有限，JD未提及晋升通道。
技术前沿传统/成熟技术
技术栈Cadence、Pads、PCB Layout
业务类型ambiguous
工作生活
55较低
仅现场办公，未提及弹性工作，西安办公地点不明确，WLB信号弱。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
40较低
硬件ODM行业稳定但社会影响力一般，创新跟随行业主流，缺少使命感信号。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
闻泰科技 的其他在招职位
相似职位推荐
Watch Jobs