英伟达
ASIC Physical Design Engineer
ASIC Physical Design Engineer
发布于 大约 3 小时前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
硕士
硬件工程
STA
TCL
Formal Verification
AI 估算 · 20k–40k
英伟达上海ASIC设计岗位，硕士1-3年经验，薪资水平在行业中上，结合技术难度和公司品牌，月薪预计2-4万。
职位详情
关于这个职位
作为英伟达ASIC物理设计工程师，你将参与从RTL到GDSII的全流程物理设计，包括综合、形式验证、时序分析、芯片分区与布局等
你将与顶尖团队合作，使用最先进的工艺技术，设计全球最大的芯片之一
该职位适合有1年以上IC设计经验、对后端物理设计充满热情的技术人才
最低要求
MS in EE, CS or Microelectronics with 1+ year experience is preferred
Project experience in IC design implementation
Courses taken in circuit design, digital design
Hand-on experience in EDA software from Synopsys (FC/DC/PT/Formality), Cadence (RC compiler/Genus/LEC) is helpful
Proficient user of Python, perl or TCL is helpful
Proficient in English reading and writing
工作职责
STA for hierarchical design.
Constraints creation and validation, timing budget.
Timing closure for both partition and full chip level.
Special timing closure, such as io, test, clock etc.
Synthesis, Netlist quality check, Formal Verification.
Implement chip partition and floorplan.
Function eco creation.
Develop and enhance entire timing closure flow from frontend (pre-layout) to backend (post-layout).
Flow automation development, Methodology in any of above areas.
优先资格
Proficient user of Perl, Python or TCL is preferred.
Excellent English communication skill.
AI 洞察
优缺点分析
优点
- 接触最先进的芯片制程和超大芯片设计，技术含金量极高
- 英伟达平台资源丰富，可与全球顶尖工程师协作，快速成长
- 薪资福利在行业中极具竞争力，职业发展空间大
- 技术门槛高，需要同时掌握硬件设计知识和脚本编程能力
- 岗位主要集中于上海，对工作地点灵活性有限制
- 适合对芯片物理设计有浓厚兴趣、愿意深耕技术，并能适应高强度工作的电子/微电子专业硕士及以上学历求职者
缺点 / 挑战
- 工作强度大，芯片后端设计需频繁迭代时序，项目压力可能较大
角色解读
- 技术深耕：成为物理设计专家，专精于先进工艺节点（如5nm、3nm）的时序闭合和功耗优化
- 横向拓展：向架构设计或芯片验证方向发展，积累全芯片设计经验
- 管理晋升：在积累足够项目经验后，可转型为技术主管或项目经理，带领团队
- 负责芯片物理设计的全流程，从RTL到GDSII，包括综合、形式验证、时序分析和闭合
- 参与芯片分区和布局规划，创建和验证约束条件，确保时序收敛
- 开发自动化流程和方法学，提升物理设计效率和质量
- 扎实的数字电路设计和CMOS基础知识，熟悉ASIC后端设计流程
- 精通STA（静态时序分析）和时序闭合技术，熟练使用Synopsys或Cadence EDA工具
- 编程能力：熟练使用Python/Perl/TCL进行脚本开发，实现流程自动化
申请策略
- 在面试中准备一个完整的物理设计项目案例，详细说明遇到的问题和解决方案
- 关注英伟达的最新产品和技术路线，展现对公司的了解和热情
- 突出IC设计实现的项目经验，尤其是后端设计或时序分析相关经历
- 强调EDA工具的使用熟练度（如Synopsys DC/PT、Cadence Genus等）
- 展示脚本编程能力（Python/Perl/TCL），如果有自动化流程开发经验更佳
- 系统学习STA原理和时序模型，掌握Liberty、SDC等标准格式
- 练习使用主流EDA工具完成一个简单的RTL-to-GDSII flow
- 提升英文技术文档阅读和书面沟通能力，以应对跨国协作
面试指南
- 对于技术问题，采用“概念-流程-实例”框架：先解释基本概念，再描述标准处理流程，最后结合自身项目经验举例
- 对于项目描述题，使用STAR法则（情境-任务-行动-结果），清晰展示个人贡献和成果
- 对于脚本题，先理解需求，然后逐步实现，注意边界条件和代码健壮性
- 请解释什么是setup time和hold time，如何在STA中修复violation？
- 描述一个你参与过的芯片物理设计项目，你负责的部分和遇到的挑战
- 如何优化综合后的网表以实现更好的时序？
- 写一段TCL/Python脚本来处理时序报告中的特定数据
- 如何看待时钟树综合（CTS）对时序的影响？
职位点评
68
综合评分
英伟达ASIC物理设计岗，技术领先、发展空间大，但工作地点固定、WLB一般。
更适合这类人
该职位最适合追求技术前沿、渴望在顶尖平台快速成长的发展型求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展90
工作生活35
使命价值80
薪资福利
65中等
英伟达作为顶级芯片公司，薪资水平在行业中极具竞争力，但JD未明确具体薪资范围或福利细节，因此薪资吸引力较高但信号不足。
薪资信号未披露（AI估算：20K-40K/月）
成长发展
90较高
岗位涉及最先进工艺和超大芯片设计，团队技术实力雄厚，可深度参与前沿技术，成长机会极佳。
技术前沿前沿/新兴技术
技术栈STA、Synthesis、Formal Verification、Timing Closure、Python、Perl、TCL
业务类型profit_center
工作生活
35较低
工作地点为上海办公室，需现场办公，JD未提及弹性工时或远程政策，芯片后端设计通常项目紧张，WLB一般。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
AI芯片行业处于高速增长期，英伟达作为领导者，产品社会影响力大，但JD未明确强调使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs