英伟达
ASIC Design Engineer, Clocks
ASIC Design Engineer, Clocks
发布于 5 个月前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
本科
硬件工程
后端流程
逻辑综合
ASIC设计
DFT
GPU
RTL设计
时钟网络
AI 估算 · 35k–65k
资深ASIC设计岗位技术门槛高，GPU时钟领域专业性强，位于上海且公司平台顶尖，市场竞争力强，薪资水平位于行业前列。
职位详情
关于这个职位
该职位是英伟达GPU时钟组的资深ASIC设计工程师，主要负责GPU芯片时钟网络的设计、验证与实现
你将与前端设计、后端物理实现、验证、时序分析及DFT等多个团队协作，设计满足高性能、低功耗要求的时钟方案，并使用脚本语言提升团队工作效率
最低要求
电子工程或相关专业学士学位（硕士学位更佳）或同等经验
年以上相关工作经验
具备在动态变化环境中高效工作的能力
拥有RTL设计（Verilog）、验证和逻辑综合的实践经验
熟练掌握Perl或Python等业界标准脚本语言
具备出色的分析和问题解决能力
流利的英语（书面和口语）及优秀的沟通能力
良好的团队合作精神，易于与团队成员协作
工作职责
与架构师、ASIC设计师和验证工程师协作，设计高频低功耗时钟
与多个团队协作，设计满足所有架构约束的GPU时钟
运行并改进内部流程，确保时钟RTL和网表的质量，并推动问题解决
与团队成员一起，向SoC验证团队、时序团队和DFT团队提供时钟信息
使用Perl/Python提升上述团队的生产力
与软件和硅解决方案团队协作，调试新产品中的GPU时钟硅片问题
优先资格
深入理解亚微米级硅工艺问题（如噪声、串扰、OCV效应）
对后端流程和要求有良好的理解
具备DFT知识
有片上时钟网络实现经验
AI 洞察
优缺点分析
优点
- 平台顶尖：在全球领先的GPU/AI计算公司工作，接触最前沿的技术和项目（如AI、自动驾驶）
- 技能含金量高：GPU时钟设计是芯片核心模块，经验极具市场价值，技术壁垒深
- 协作视野广：岗位需与芯片设计全流程团队互动，能快速建立对大型芯片开发的系统性认知
- 行业前景好：处于半导体和人工智能硬件发展的核心赛道，职业发展空间广阔
- 适合具备扎实数字电路基础、热爱技术钻研、享受解决复杂工程问题，并具备良好团队协作精神的硬件工程师
缺点 / 挑战
- 技术复杂度高：需要同时应对架构、物理、功耗等多重约束，设计挑战大
- 协作压力：作为关键枢纽，需要高效协调多个技术团队，沟通和管理压力并存
- 工作节奏快：身处头部科技公司，项目迭代快，可能面临较高的工作强度和时间压力
角色解读
- 技术专家路径：在GPU时钟或更广泛的ASIC设计领域深耕，成为时钟架构或芯片集成专家
- 项目管理路径：积累多团队协作经验后，可转向技术项目经理（TPM），负责芯片模块或项目的交付
- 跨领域拓展：凭借对芯片底层和系统级的理解，可向芯片架构、系统验证或AI硬件加速等前沿领域发展
- 核心工作是设计GPU芯片的时钟网络，确保其满足高频、低功耗及物理实现等复杂约束
- 作为桥梁，与前端架构、后端物理、验证、时序等多个技术团队紧密协作，确保时钟方案落地
- 使用Python/Perl等脚本开发或优化内部设计流程与工具，提升团队整体效率
- 参与新产品硅后调试，定位并解决与时钟相关的硬件问题
- 扎实的数字电路与ASIC设计基础，精通Verilog RTL编码、验证和逻辑综合流程
- 出色的脚本编程能力（Python/Perl），用于自动化流程和提升工作效率
- 深入理解芯片物理设计（后端）的基本概念和约束，并能与相关团队有效沟通
- 强大的问题分析与解决能力，以及优秀的跨团队沟通与协作能力
申请策略
- 深入了解英伟达的主要产品线（如GeForce, Data Center, Automotive）及其对芯片设计的要求，在面试中展现你的行业洞察
- 准备清晰阐述你在过往团队项目中的协作方式，以及如何处理跨团队的技术分歧或项目瓶颈
- 重点突出ASIC/RTL设计项目经验，特别是与时钟、高速接口或低功耗设计相关的实践
- 详细描述使用Verilog进行设计、验证（UVM/形式验证）和逻辑综合（DC）的具体项目和成果
- 展示脚本编程能力，列举使用Python/Perl进行设计自动化、数据解析或流程优化的案例
- 若有芯片后端（物理设计）、DFT或硅后调试的相关经验，务必清晰说明你的角色和贡献
- 深入复习数字电路、计算机体系结构及ASIC设计流程的基础知识
- 加强Python脚本编程练习，可准备一些自动化小工具或数据分析的代码示例
面试指南
- 使用STAR法则（情境-任务-行动-结果）结构化地回答项目经验问题，突出个人贡献和技术细节
- 对于技术方案问题，先阐述核心原理和权衡点，再结合假设或过往经验给出具体的设计思路和决策依据
- 在回答协作类问题时，展现积极主动的沟通态度、解决问题的步骤以及以项目目标为导向的思维方式
- 请描述一个你负责过的ASIC模块从RTL设计到交付的完整流程，遇到了哪些挑战，如何解决的？
- 在设计一个高频时钟网络时，你会考虑哪些关键因素（如 skew, jitter, power）？如何平衡它们？
- 请举例说明你如何使用Python/Perl脚本提升设计或验证效率的具体案例
- 如果后端团队反馈你的时钟方案无法满足物理布局要求，你会如何应对和调整？
- 谈谈你对芯片低功耗设计技术的理解，在时钟设计中可以应用哪些方法？
职位点评
Watch Jobs