字节跳动
芯片系统软件工程师-Data（上海）
芯片系统软件工程师-Data（上海）
发布于 大约 6 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
ARM
Linux内核
RISC-V
PCIe
FPGA仿真
u-boot
Atf
Coreboot
Cmn/Noc
Ddr Training
AI 估算 · 35k–60k
高级芯片系统软件工程师，大厂核心研发岗，技术壁垒高，市场稀缺，薪资竞争力强。
职位详情
关于这个职位
该职位负责自研芯片的底层系统软件开发，涵盖SOC Bring-up、固件/驱动开发、芯片验证及仿真系统构建
你将深度参与ARM/RISC-V架构芯片的底层软件栈设计，与硬件团队紧密协作，确保芯片性能与稳定性
适合有5年以上芯片软件经验、精通Linux内核和底层硬件的工程师
最低要求
计算机相关专业本科及以上学历，5年以上相关芯片软件工作经验
熟练掌握Linux内核Debug/Trace的工具与技术，具备内核调优能力
符合以下要求其中两条或以上：
）熟悉ARM/RISC-V CPU体系架构，掌握其Privilege Level/Interrupt/MMU的实现原理
）熟悉高性能芯片片上互联技术，比如CMN/NOC，熟悉CHI/ACE/AXI总线协议和验证方法
）熟悉DDR Training或是PCIe RC/EP驱动的优先
）熟悉ARM ATF/MSCP和RISC-V OpenSBI的开发人员
）熟悉U-Boot/Coreboot的开发人员
）熟悉Intel TDX/ARM Trustzone/RISC-V Virtualzone等技术
）熟悉国内外安全认证流程，如GP认证
）具有FPGA/ZeBu/Palladium等仿真平台使用经验和芯片验证经验者优先
）熟悉Qemu框架和软件流程，熟悉Qemu Emulation device的开发和集成
工作职责
负责底层软件架构定义，开发，验证，交付工作：
）负责芯片底层软件开发和SOC Bring-up
）负责SOC芯片的软件验证，包括Pre-silicon和Post-silicon阶段的验证
）负责自研芯片的行为模型仿真系统的开发和交付，支持完整软件栈的开发测试和芯片软硬件接口验证
）负责BootRom/SOC底软开发和交付工作（MSCP/Tiano/U-Boot/Coreboot/LinuxBoot/TF-A/TF-M/OpenSBI）
）负责Core/NOC/UCIe/PCIe/DDR/PMU/RAS等某一IP的Firmware/Driver开发
）负责SOC HSM/Secure Boot/TF-A/TEE OS等软件开发
）负责SOC Cypto Engine/安全Driver等功能开发和验证
）负责NIC/DPU架构、特性使能以及业务场景落地
优先资格
加分项：
有参与过实际的芯片设计项目，对芯片架构和开发流程有深入了解
AI 洞察
优缺点分析
优点
- 深度参与前沿芯片设计，接触ARM/RISC-V最新技术，技能积累深厚
- 薪资优厚，股票激励，职业发展空间广阔
- 涉及多团队协作，沟通成本高，需要同时理解硬件和软件
- 技术栈要求极广，需持续学习新协议和工具
- 适合有5年以上芯片软件经验、热爱底层技术、能承受高强度研发节奏的工程师
缺点 / 挑战
- 字节跳动大平台，资源丰富，项目落地场景明确，技术挑战大
- 芯片开发周期长，压力较大，需要应对Pre-silicon和Post-silicon阶段的密集调试
角色解读
- 技术纵深发展：成为芯片底层软件专家，主导复杂IP的驱动架构设计
- 横向扩展：转向芯片架构设计或全栈芯片验证，参与更上游的芯片规划
- 管理路径：带领团队负责某个芯片子系统（如安全、互联）的软件交付
- 负责自研芯片的底层固件开发，如BootRom、ATF、OpenSBI等，确保芯片上电后能正常启动和运行
- 进行SOC芯片的软件验证，使用仿真平台（FPGA/ZeBu）在流片前后验证芯片功能和性能
- 开发特定IP的固件/驱动，如PCIe、DDR、PMU等，并与硬件团队协作调试
- 参与芯片行为模型仿真系统的构建，支持上层软件栈的开发和验证
- 精通ARM或RISC-V架构，理解中断、MMU、特权级等关键概念
- 熟练掌握Linux内核调试工具（如ftrace、perf）和内核调优能力
- 熟悉芯片互联技术（CMN/NOC）及总线协议（CHI/ACE/AXI）
- 具备固件开发经验，如U-Boot、Coreboot、TF-A等
申请策略
- 了解字节跳动的DPU/NIC自研方向，在面试中表达对芯片业务的理解和兴趣
- 准备一个完整的芯片软件调试案例，展示问题分析和解决能力
- 突出具体参与的芯片项目，强调在SOC Bring-up、固件开发或驱动开发中的贡献
- 详细描述Linux内核调试和性能调优的实践案例
- 列出熟悉的IP和协议（如PCIe、DDR），并注明熟练程度
- 深入学习ARM Trustzone或RISC-V安全扩展（如Virtualzone）
- 动手搭建Qemu仿真环境，实践设备模型开发
- 熟悉芯片验证流程，如UVM或FPGA验证方法
面试指南
- 对于技术问题，按现象-分析-根因-解决-验证的结构回答，突出系统性思维
- 对于架构对比问题，先列出异同点，再举例说明实际应用场景
- 对于项目经验问题，采用STAR法则（情境-任务-行动-结果），量化成果
- 请描述你在芯片Bring-up阶段遇到的一个棘手问题及解决过程
- ARM和RISC-V的中断机制有何异同？
- 如何调试Linux内核中的DDR初始化问题？
- U-Boot和Coreboot的启动流程有什么区别？
- 在Pre-silicon验证中，如何确保软件与硬件接口的正确性？
匹配度报告
71
综合匹配度
顶级大厂核心芯片岗位，前沿技术栈，薪资优厚，但工作强度大且需现场办公。
适合人群
最适合追求技术纵深和职业发展的求职者，对工作强度有心理准备。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利85
成长发展90
工作生活40
使命价值70
薪资福利匹配
85较高
字节跳动提供有竞争力的薪资和股票，福利完善，但未在JD中明确列出具体福利，薪资信号为偏高。
薪资信号偏高 (35K-60K/月)
成长发展匹配
90较高
职位技术前沿，涉及ARM/RISC-V、芯片底层软件等高端技能，成长路径清晰，内部培训和晋升通道完善。
技术前沿前沿/新兴技术
技术栈ARM、RISC-V、CMN/NOC、PCIe、DDR、ATF、OpenSBI、Qemu、FPGA
业务类型profit_center
工作生活匹配
40较低
芯片研发通常需要现场办公，且字节跳动工作强度较高，JD未提弹性工作或WLB，仅现场办公。
工作模式仅现场办公
办公地点市区核心地段
加班情况JD含高强度暗示词
使命价值匹配
70中等
自研芯片助力字节跳动数据中心降本增效，属于技术驱动业务，有一定社会价值，但JD未突出使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs