字节跳动
ASIC设计工程师（RDMA预研方向）-Data
ASIC设计工程师（RDMA预研方向）-Data
发布于 大约 16 小时前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
本科
AI加速器
ASIC
RDMA
PCIe
HBM
DDR
网卡芯片
Tcl/Perl
AI 估算 · 30k–50k
高级芯片设计岗，RDMA方向稀缺技能，大厂薪资竞争力强，月薪40k左右，年终丰厚。
职位详情
关于这个职位
作为字节跳动数据中心芯片团队的核心成员，你将负责RDMA相关ASIC芯片的前端设计与预研工作，包括微架构设计、RTL开发及软硬件联合优化
该职位聚焦高速互联技术，需要深入理解RDMA协议并跟踪业界前沿，适合想在芯片设计领域深耕的工程师
最低要求
微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言
熟悉RDMA协议，在RDMA领域有2年以上的功能或架构设计开发经验
有软硬件性能调优经验和丰富的上板测试经验
熟悉计算机体系结构，熟悉MAC、PCIe、AMBA等总线接口协议，熟悉DDR、HBM
掌握常见的脚本语言，如TCL/Perl/Makefile/Python等
工作职责
ASIC芯片设计与开发：负责数据中心内ASIC芯片的需求分析、方案设计
负责ASIC微架构设计、RTL开发
支持ASIC验证和集成
技术调研与趋势分析：跟踪调研产品、业界协议、网络领域顶会Paper，分析高速互联技术的发展趋势，对协议和paper进行建模仿真，分析算法效果，指导工程落地，分析各种业务场景，明确不同场景对RDMA的需求差异
软硬件系统联合优化：分析不同场景的软件栈，进行软硬件整体系统的联合优化
芯片测试与分析：对网卡芯片进行建模，分析性能，识别风险点，参与芯片测试
优先资格
具备RDMA领域预研类经验，熟悉业界最新技术趋势，有前沿探索和研究经验，有相关论文发表经验优先
有网卡芯片、交换芯片等网络芯片开发、流片经验
熟悉AI训练的并行策略，熟悉AI硬件加速器架构或者GPU架构
有高速网络组网经验和线上运维经验，熟悉拥塞控制
熟悉RDMA内核态用户态驱动，熟悉集合通信软件
AI 洞察
优缺点分析
优点
- 加入字节跳动，享受大厂资源与平台优势，参与前沿RDMA预研项目
- 芯片设计属于硬科技，技能壁垒高，长期价值大
- 接触AI训练、高速网络等热门场景，技术视野开阔
- 薪酬待遇具有竞争力，年终奖金丰厚
- 技术深度要求高，需同时掌握硬件设计与RDMA协议细节
- 工作强度可能较大，尤其在芯片流片关键期
- 行业竞争激烈，需要持续学习最新技术动态
- 适合有2年以上芯片设计经验、对RDMA协议有热情、渴望在大平台从事前沿技术研发的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 纵向发展为芯片架构师或技术专家，主导下一代芯片设计
- 横向扩展至AI加速器或网络芯片领域，成为系统级专家
- 在字节跳动可转向技术管理岗位，带领芯片设计团队
- 负责RDMA相关ASIC芯片的微架构设计、RTL开发和验证，确保芯片功能正确
- 跟踪业界RDMA协议和顶会论文，进行技术预研和建模仿真，指导工程落地
- 与软件团队协作，进行软硬件联合优化，提升整体系统性能
- 参与芯片测试和性能分析，识别并解决潜在风险
- 精通Verilog等硬件描述语言，具备扎实的芯片前端设计能力
- 深入理解RDMA协议，有2年以上相关开发经验
- 熟悉计算机体系结构及PCIe、DDR、HBM等总线接口协议
- 掌握TCL/Perl/Python等脚本语言，用于自动化验证和数据分析
申请策略
- 关注字节跳动数据中心芯片团队的技术博客或开源项目，了解其技术方向
- 准备一个关于RDMA预研的技术分享，展示你的深度思考和创新能力
- 突出RDMA相关项目经历，详细描述你在其中的具体贡献和设计决策
- 展示芯片流片或上板测试的成功案例，体现工程能力
- 如有论文或专利，强调在高速互联或AI加速方向的创新
- 列出熟练掌握的硬件描述语言、接口协议和脚本工具
- 深入学习RDMA协议细节，尤其是拥塞控制、RoCEv2等
- 了解AI训练并行策略（如数据并行、模型并行）及GPU架构
面试指南
- 使用STAR法则：描述情境、任务、行动和结果，突出你的技术判断和决策过程
- 展示对全链路的理解：从协议分析到微架构设计再到验证测试
- 提前准备一个简短的PPT或白板演示，说明一个RDMA相关的设计案例
- 请详细解释RDMA的工作原理及与传统TCP/IP的差异
- 你如何设计一个高性能的RDMA网卡？关键考虑因素有哪些？
- 描述一个你遇到过的芯片设计挑战，你是如何解决的？
- 对于拥塞控制算法（如DCQCN），你有何理解？
- 如果你发现设计中的某个模块无法满足性能指标，你会怎么处理？
匹配度报告
72
综合匹配度
大厂高薪、RDMA前沿技术、芯片设计深耕，但WLB一般。
适合人群
适合追求技术成长、对薪资和前沿领域有高要求的求职者，但需接受现场办公和可能的高强度工作。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利80
成长发展90
工作生活50
使命价值70
薪资福利匹配
80较高
薪资水平高于市场平均，字节跳动提供有竞争力的薪酬和年终奖金，但JD未明确列出具体福利。
薪资信号偏高 (30K-50K/月)
成长发展匹配
90较高
该职位聚焦RDMA预研前沿技术，涉及ASIC设计、AI加速等方向，可深度积累硬核技能，成长空间大。
技术前沿前沿/新兴技术
技术栈RDMA、ASIC、Verilog、PCIe、DDR、HBM、AI加速器
业务类型ambiguous
工作生活匹配
50较低
工作地点在上海，要求现场办公，JD未提及弹性工时或远程方案，芯片设计行业通常加班较多。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值匹配
70中等
数据中心和AI网络属于高速增长赛道，但JD未体现社会价值导向，整体意义感中等。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs