超威半导体
Silicon Design Engineer
Silicon Design Engineer
发布于 大约 13 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
硕士
SystemVerilog
SoC
UVM
NOC
Formal Verification
Chiplet Interconnect
Ai Coding Tools
Verification Ip
AI 估算 · 35k–50k
资深芯片设计验证工程师，AMD大厂，上海，技能要求高，薪资竞争力强，月薪3.5-5万合理。
职位详情
关于这个职位
作为AMD上海团队的Silicon Design Engineer，你将参与控制结构IP（包括片上网络、小芯片互连、远程系统管理等）的验证工作
你需要使用SystemVerilog/UVM/Formal等方法开发验证计划和测试用例，支持子系统及SoC级别的验证，并推动IP验证签收
这是一个技术深度高、涉及前沿芯片设计技术的岗位
最低要求
Master degree in EE/CS or other related domain
At least 5 years of related work experience
工作职责
Always looking for understanding IP features at system level with self-motivation to collect all related knowledge
Develop comprehensive block level verification testplan for DUT, consideration for features can be covered by IP/Subsystem/SOC level verification
Develop testbench and testcases with SystemVerilog/UVM/Formal verification methodologies
Develop verification IP which can be reused at different levels of verification
Support Subsystem and SOC level verification, and responsible for IP's enablement in SOC
优先资格
Excellent knowledge of design verification methodology, such as System Verilog/UVM/Formal and AI coding tools
Solid experiences with simulation model creation, testbench build and driving IP DV signoff
Experience of driving complex IP verification task is a plus
Experience of coordinating IP/SOC or cross-IP problem solving is a plus
Experience of tool/process development is a plus
Experience of Formal or AI/ML based DV works is a plus
Good communication skills and fluent English at work is necessary
AI 洞察
优缺点分析
优点
- AMD作为芯片行业巨头，技术平台先进，接触前沿的NoC、Chiplet等架构
- 上海团队是全球化团队核心，有大量跨国协作机会，提升英语和技术视野
- 技能积累深厚，UVM/Formal等验证技能在行业内有高认可度，跳槽竞争力强
- 芯片验证工作强度较大，项目节点紧张，可能需要加班
- 技术要求高，需要持续学习新工具和方法（如AI辅助验证）
- 跨时区协作频繁，可能影响工作生活平衡
缺点 / 挑战
- 适合有5年以上芯片验证经验、热爱技术钻研、能承受一定工作压力、希望在顶级半导体公司深耕的工程师
角色解读
- 向资深验证工程师或验证主管发展，负责更大规模IP或芯片级的验证
- 转向架构设计或系统设计方向，利用验证经验深入理解芯片系统
- 在AMD内部跨团队轮岗，接触AI/ML等新兴验证技术，成为技术专家
- 负责Control Fabric IP的模块级验证，制定验证计划并开发测试用例
- 使用SystemVerilog/UVM/Formal等方法搭建验证环境和验证IP，并支持子系统及SoC级别的验证
- 与全球团队协作，推动IP验证签收，确保芯片设计质量
- 精通SystemVerilog、UVM和Formal验证方法学，具备丰富的验证环境搭建经验
- 熟悉片上网络(NoC)、小芯片互连等复杂IP的验证策略
- 具备AI编程工具使用经验，以及良好的英语沟通和协作能力
申请策略
- 深入了解AMD的CF IP产品线和SoC架构，在面试中展现对芯片系统的理解
- 准备一个完整的验证项目案例，从计划到执行再到优化，突出个人贡献
- 突出使用UVM/SystemVerilog进行复杂IP验证的项目经验，尤其是NoC或互连相关
- 展示搭建验证环境、开发验证IP和推动签收的具体成果
- 若有用AI工具优化验证流程的经历，务必强调
- 系统学习Formal验证方法和AI/ML在验证中的应用
- 提高英语口语和书面沟通能力，以应对跨国协作
面试指南
- 用STAR法则（情境、任务、行动、结果）描述项目，突出技术难点和你的解决方案
- 回答UVM机制时，先讲理论再结合项目实例，展示深度理解
- 对Formal和AI问题，诚实说明经验水平，但表达学习意愿和关联知识
- 请描述你负责过的最复杂的IP验证项目，包括验证计划、环境搭建和遇到的问题
- UVM中sequence和driver的通信机制是怎样的？如何处理随机化约束？
- 如何验证一个有多个时钟域和异步接口的NoC？
- 你对Formal验证了解多少？在实际项目中如何使用？
- 如何在你过去的工作中应用AI或机器学习来提升验证效率？
匹配度报告
78
综合匹配度
AMD上海资深验证岗，前沿技术栈，高薪资高发展，但工作强度大，WLB一般。
适合人群
适合高度重视技术成长和职业发展的求职者，愿意在压力下积累顶尖芯片验证经验。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利85
成长发展90
工作生活60
使命价值75
薪资福利匹配
85较高
AMD作为上市大厂，提供具有竞争力的薪资和稳定的职业环境，福利体系完善，可满足补偿性动机。
薪资信号未披露（AI估算：35K-50K/月）
福利待遇AMD benefits at a glance
成长发展匹配
90较高
职位涉及前沿的NoC、Chiplet等尖端技术，且鼓励使用AI工具，成长空间大，发展性动机满足度高。
技术前沿前沿/新兴技术
技术栈SystemVerilog、UVM、Formal、AI coding tools、NoC、Chiplet Interconnect
业务类型profit_center
工作生活匹配
60中等
JD未明确提及WLB或弹性工作，要求现场办公，且芯片行业通常项目压力大，生活化动机满足度一般。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值匹配
75中等
AMD致力于加速下一代计算体验，职位参与核心IP研发，对AI和计算行业有推动作用，意义感较强。
行业发展高速增长赛道
社会影响中性/一般
使命信号build great products that accelerate next-generation computing experiences
创新程度积极采用新技术
Watch Jobs