超威半导体
DFT Architect
DFT Architect
发布于 大约 2 小时前普通员工/个人贡献者
San Jose, California
专家级经验
全职员工
仅现场办公
硕士
硬件工程
FPGA
SoC
STA
DFT
ATPG
ATE
MBIST
Tessent
AI 估算 · 80k–150k
资深DFT架构师，技能稀缺，美国硅谷市场薪资水平较高，按国内一线城市高端芯片岗位估算。
职位详情
关于这个职位
作为AMD的DFT架构师，你将负责下一代计算产品的可测试性设计（DFT）架构定义，包括扫描、MBIST、高速IO和FPGA逻辑
你需要与设计、验证和物理设计团队紧密合作，确保从早期架构到大规模量产的成功
这个职位需要深厚的DFT知识和跨团队领导力，推动测试质量和成本优化
最低要求
MS or Ph.D. in Electrical/Electronic/Computer Engineering
工作职责
Promote ATE & production test environment, test cost and test quality enhancements in future AMD products through DFT architecture definitions and specifications
Manage DFT activities across architecture, design implementation, verification, and test implementation for new products.
The role is in AMD global quality and operation organization driving best manufacturing test solution through early product definition and pre & post silicon activities
Work closely with design teams and make sure DFT structures are correctly implemented.
Drive internal DFT teams to correctly implement and create test solutions
Drive firmware driven test solutions
Plan for diagnosability and yield improvement
优先资格
Significant DFT engineering experience through DFT pre and post silicon cycles
Experience in creating and implementing complex chip-level DFT architecture
Experience in DFT implementation including Scan and Scan Compression at IP and SoC level
Experience with DFT tools, ATPG (Stuck-At, At-Speed, Path-Delay) and scan compression.
Strong MBIST knowledge
Experience in PHY, high-speed IO, digital communication and functional test development
Knowledge of Tessent Streaming Scan Network SSN and hand-on experience is a big plus
Good understanding of Verilog, synthesis, physical implementation and STA
Good understanding of verification methodology
Knowledge of FPGA logic, synthesis and design flow is a plus
Knowledge of embedded design and firmware methodology is a plus
Experience with post-silicon debug and bench equipment (e.g., oscilloscope and logic analyser)
Good communication skills and works well in a group environment that spans across continents
AI 洞察
优缺点分析
优点
- AMD作为芯片巨头，技术前沿，项目影响力大，参与AI、数据中心等热门领域
- DFT架构师是高阶技术岗位，技能壁垒高，职业价值大
- 美国硅谷工作环境，薪资竞争力强，福利优越
- 对技术深度要求极高，需要长期积累DFT全流程经验
- 跨团队协作复杂，需要处理全球多地沟通和协调
缺点 / 挑战
- 芯片流片周期长，工作压力可能集中在下游验证和量产阶段
- 适合在DFT领域有深厚经验、热爱技术挑战、善于跨团队协作的资深工程师
角色解读
- 技术专家路线：成为DFT领域权威，引领公司下一代测试架构
- 管理路线：可晋升为技术总监或团队主管，领导更大规模的DFT团队
- 横向发展：转向芯片设计、验证或产品工程等相邻领域
- 负责定义芯片可测试性设计（DFT）的整体架构，包括扫描链、存储器内建自测试（MBIST）和高速IO测试方案
- 与设计、验证和物理设计团队协作，确保DFT结构正确实现并满足制造测试要求
- 推动ATE测试环境优化，提升测试质量和降低成本，同时参与硅后调试和良率提升
- 精通DFT设计流程，包括扫描压缩、ATPG和MBIST，熟悉Tessent等工具
- 深入理解数字电路设计、Verilog、综合、物理实现和STA
- 具备FPGA逻辑设计、嵌入式系统和固件开发知识者优先
- 优秀的跨团队沟通能力，能够与全球团队协作
申请策略
- 了解AMD的产品线（如GPU、CPU、AI加速器），在面试中展示与业务结合的理解
- 准备一个完整的DFT架构案例，从规划到量产，体现解决问题的能力
- 突出DFT架构设计经验，特别是复杂芯片级项目的成功案例
- 详细列出使用过的DFT工具（如Tessent、Synopsys DFT Compiler）和测试方法
- 强调跨团队领导或协调经验，以及与设计、验证团队的合作成果
- 如果缺乏，可补充Tessent SSN、高级MBIST或FPGA设计经验
- 加强Verilog和STA知识，理解后端实现细节
面试指南
- 使用STAR方法（情境、任务、行动、结果）描述具体项目经验
- 展示技术深度，同时强调团队协作和决策过程
- 对于权衡类问题，量化指标（如覆盖率、面积开销、测试时间）来支撑观点
- 请描述您设计过的最复杂的芯片DFT架构，包括遇到的挑战和解决方案
- 如何平衡测试覆盖率和测试成本？请举例说明
- 您对Tessent Streaming Scan Network有何了解？与传统扫描链相比有何优势？
- 如何与设计团队协作确保DFT正确实现？遇到设计限制时如何妥协？
- 请解释MBIST在芯片测试中的作用和实现方法
职位点评
71
综合评分
芯片巨头DFT架构师，技术前沿、薪资优厚，但需现场办公且工作强度可能较高。
更适合这类人
适合追求技术深广度、渴望在芯片测试领域成为专家、不介意高强度工作节奏的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活40
使命价值70
薪资福利
85较高
职位为高级技术岗，薪资竞争力强，AMD福利完善，但未明确具体薪资，且美国生活成本高，综合补偿性较高。
薪资信号未披露（AI估算：80K-150K/月）
福利待遇benefits offered: AMD benefits at a glance
成长发展
90较高
职位负责前沿芯片DFT架构，技术挑战大，涉及AI、数据中心等前沿领域，成长路径清晰，公司内部培训和发展机会多。
技术前沿前沿/新兴技术
技术栈DFT、MBIST、ATPG、Tessent、FPGA、AI、SoC
成长机会Together, we advance your career.
业务类型ambiguous
工作生活
40较低
需现场办公（San Jose），未提及弹性工作安排，芯片行业可能有一定加班，生活平衡一般。
工作模式仅现场办公
办公地点海外（不适用）
加班情况未提及（无法判断）
使命价值
70中等
AMD致力于加速计算体验，影响AI、数据中心等领域，有正向社会价值，但职位偏技术实现，使命感中等。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号build great products that accelerate next-generation computing experiences、solve the world’s most important challenges
创新程度积极采用新技术
Watch Jobs