超威半导体
Silicon Design Engineer
Silicon Design Engineer
发布于 1 天前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
微架构
STA
RTL设计
PCIe
UCIe
芯片互连
高速I/O
物理综合
CDC
Verilog/VHDL
AI 估算 · 30k–50k
高级数字芯片设计岗位，半导体热门赛道，上海薪资较高，AMD提供有竞争力薪酬。
职位详情
关于这个职位
作为AMD的硅设计工程师，您将加入Chiplet Interconnect Technology团队，负责定义和实现高性能芯片互连IP的数字RTL设计
工作涉及前沿高速I/O协议（如PCIe、UCIe），需要与架构和物理设计团队紧密协作，推动从微架构到实现的全流程优化
适合具备扎实数字设计经验和团队精神的资深工程师
最低要求
电子工程硕士或学士学位，6年以上数字ASIC设计经验
工作职责
定义并实现新的AMD chiplet互连IP的RTL
参与IP功能模块的RTL实现
与RTL和架构团队合作优化RTL实现
与物理设计团队合作优化物理实现
综合、形式验证、时钟域交叉（CDC）分析、面积/功耗优化、Lint检查、静态时序分析（STA）
优先资格
具有数字前端实现经验，包括微架构定义
熟悉业界标准数字工具
具备多时钟高频设计的RTL设计经验
了解高速I/O协议（PCIe、UCIe等）
AI 洞察
优缺点分析
- AMD是半导体行业领军企业，技术前沿，特别是AI和数据中心领域增长迅速
- 参与核心IP设计，技术深度高，积累的互连经验在行业内非常稀缺和值钱
- 上海研发中心团队实力强，能与全球顶尖工程师合作，职业发展空间大
- 高速数字设计复杂度高，需要持续学习新技术和工具
- 芯片开发周期长，项目节奏可能紧张，有时需要应对紧迫的流片时间线
- 对英文能力要求较高，需与海外团队频繁沟通技术细节
- 适合有5年以上数字设计经验、热爱前沿技术、愿意挑战复杂芯片设计的资深工程师，尤其是对高速互连协议和物理实现有浓厚兴趣的人
角色解读
- 在AMD这样的芯片巨头积累高速I/O IP设计经验，成为互连技术专家
- 可向架构师方向发展，深入参与芯片顶层互连架构规划
- 也可横向拓展至其他数字IP设计领域，如CPU/GPU核心或SoC集成
- 负责定义和实现AMD芯片互连IP的RTL代码，确保功能正确和性能达标
- 参与IP功能模块的微架构设计，与架构团队协作优化实现方案
- 与物理设计团队配合，进行综合、时序分析、面积/功耗优化等后端工作
- 使用EDA工具进行CDC分析、Lint检查、形式验证等质量保障工作
- 精通数字前端设计流程，包括RTL编码、综合、时序分析
- 熟练掌握Verilog/VHDL，具备多时钟域和高速设计经验
- 了解高速串行互连协议如PCIe、UCIe，具备相关IP设计经验优先
- 具备良好的英语沟通能力和团队协作精神
申请策略
- 深入了解AMD的产品（如Ryzen、EPYC、Radeon）和Chiplet技术，在面试中展现技术热情
- 关注AMD的企业文化，强调团队协作和结果导向的价值观
- 重点突出数字RTL设计项目经验，特别是涉及高速时钟、复杂时序的设计
- 列出与PCIe、UCIe或其他高速互连协议相关的项目细节
- 强调微架构定义和优化经验，以及使用过的EDA工具（如Synopsys、Cadence）
- 如有物理设计或时序收敛方面的经验，也需突出
- 提前复习CDC分析和静态时序分析（STA）的核心概念
- 了解Chiplet架构和先进封装技术，提升对互联IP背景的理解
面试指南
- 对于设计流程问题，用STAR法则（情景、任务、行动、结果）结构化回答
- 对于技术概念问题，先给出定义，再结合项目实例说明应用
- 对于比较类问题，从架构、性能、应用场景等维度对比
- 请描述一个你负责的复杂数字模块的设计流程，从架构到实现
- 如何处理多时钟域设计中的CDC问题？举例说明
- 解释静态时序分析（STA）中的setup和hold时间，以及如何修复违规
- 你对Chiplet互连技术有哪些了解？UCIe和PCIe有什么区别？
- 在RTL实现中，如何平衡面积、功耗和性能？
匹配度报告
71
综合匹配度
半导体巨头AMD，前沿Chiplet互连技术，薪资优厚，技术成长性强，但现场办公且可能加班。
适合人群
最适合追求技术成长和职业发展的工程师，对工作生活平衡要求不高，愿意在芯片前沿领域深耕。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利75
成长发展90
工作生活50
使命价值70
薪资福利匹配
75中等
该职位薪资水平在上海属于中上，AMD作为上市公司福利完善（如股票、健康保险等），但JD未明确薪资范围，整体补偿性较好。
薪资信号未披露 (30K-50K/月)
成长发展匹配
90较高
工作涉及前沿Chiplet互连技术和高速I/O协议，技术深度高，且AMD内部有丰富的技术积累和成长机会，发展性极强。
技术前沿前沿/新兴技术
技术栈RTL、Verilog、PCIe、UCIe、CDC、STA、Chiplet
业务类型profit_center
工作生活匹配
50较低
JD未提及弹性工作或远程，且芯片设计行业通常需要现场办公，工作强度可能较大，但上海办公地点位于科技园区，通勤条件尚可。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值匹配
70中等
AMD的产品广泛应用于AI和数据中心，对技术推动有积极影响，但JD未提社会价值，整体使命感和意义感处于中等偏上。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs