艾迈斯欧司朗
Principal Engineer, Digital Verification
Principal Engineer, Digital Verification
发布于 大约 16 小时前普通员工/个人贡献者
深圳市
高级经验
全职员工
仅现场办公
本科
硬件工程
FPGA
SystemVerilog
UVM
Asic Verification
Eda Tools
Optical Sensor
Uart/Spi/I2C/Jtag
AI 估算 · 30k–50k
高级数字验证工程师，深圳跨国半导体巨头，技能稀缺，市场竞争力强，月薪30-50K合理。
职位详情
关于这个职位
该职位负责数字集成电路的验证工作，包括搭建UVM验证平台、编写测试用例、分析覆盖率等
你将参与前沿传感器芯片的验证，需要精通SystemVerilog和脚本语言，与全球团队合作解决复杂问题
适合有丰富ASIC验证经验的高级工程师，技术深度和广度要求高
最低要求
BS with 8+ years or MS with 5+ years in ASIC verification
Familiar with chip development/verification process, proficient in verification related EDA tools, skilled in UVM
Familiar with the commonly used IP, such as UART/SPI/I2C/JTAG, etc.
Proficient in SystemVerilog hardware design language, familiar with one or more of C/C++ modeling languages, familiar with python/ perl scripting languages
Can independently build verification platform, complete IP /Chip level verification, test point decomposition, code/function coverage analysis and other work
Fluent English in reading, writing and speaking
工作职责
The front-end/back-end verification of IC projects, mainly focusing on mixed-signal chip level verification
Verification planning, review, and architecture definition
Development and implementation of verification test benches
Development of verification components, using in UVM and other mainstream verification methodology
Development of direct and constrained random stimulus, and understanding functional and assertion coverage results
Identifying cost-effective and innovative verification techniques
Experience with assertion-based verification and automated test case/scenario generation (e.g., Perspec) is a plus
优先资格
Experience in FPGA prototype verification /emulation verification
Familiar with optical sensor chip system
Familiar with algorithm of optical/image sensor
AI 洞察
优缺点分析
优点
- 参与前沿传感器芯片验证，技术含量高，项目影响力大
- 公司为行业巨头，平台稳定，资源丰富，有利于长期发展
- 薪资待遇优厚，且技能稀缺性强，市场价值高
- 工作强度可能较大，芯片验证周期紧，需应对多项目并行
- 技术更新快，需要持续学习新工具和方法学
- 对英语要求高，需频繁与海外团队沟通
- 适合有8年以上ASIC验证经验、追求技术深度、愿意在半导体行业深耕的高级工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 向验证架构师或芯片设计专家发展，主导复杂芯片验证方案
- 横向转向系统架构或算法验证，拓宽技术视野
- 在半导体行业积累经验后，可晋升为技术管理岗位
- 负责数字集成电路的前端/后端验证，重点在混合信号芯片级验证
- 制定验证计划、搭建UVM验证平台，开发验证组件和测试用例
- 分析功能覆盖率和断言覆盖率，识别成本效益高的验证技术
- 精通SystemVerilog和UVM方法学，能独立搭建验证平台
- 熟悉常用IP协议（UART/SPI/I2C/JTAG）和EDA工具
- 掌握至少一种脚本语言（Python/Perl）和C/C++建模语言
- 良好的英语读写口语能力，能与全球团队协作
申请策略
- 详细了解公司CSA部门的产品方向和技术挑战，面试中展示对传感器领域的兴趣
- 提前准备一个完整的验证项目案例，用STAR结构阐述
- 突出独立搭建UVM验证平台和完成芯片级验证的项目经验
- 强调掌握SystemVerilog、UVM及脚本语言的具体应用实例
- 展示与IP协议相关的验证经验，特别是UART/SPI/I2C等
- 如有FPGA验证或光学传感器背景，重点提及
- 补充FPGA原型验证或仿真加速经验（如Palladium）
- 了解光学传感器芯片系统及图像处理算法
面试指南
- 使用STAR方法（情境、任务、行动、结果）结构化回答项目问题
- 技术问题先明确核心概念，再结合实际经验阐述，最后总结最佳实践
- 对于开放性问题，展示系统思维，从验证计划、层次化验证到覆盖率闭环
- 请描述你过去负责的一个芯片级验证项目，包括验证策略和遇到的主要挑战
- UVM中的sequence和sequencer是如何协同工作的？请举例说明
- 如何确保功能覆盖率的完整性？当发现覆盖率空洞时如何处理？
- 你使用过哪些EDA工具？在调试仿真时如何定位问题？
- 如果让你验证一个混合信号芯片，你会如何规划验证方案？
匹配度报告
75
综合匹配度
深圳高级数字验证，技术前沿，薪资优厚，WLB一般，社会价值高。
适合人群
适合注重技术成长和行业意义的求职者，愿意为前沿技术投入时间。
最强匹配
薪资福利匹配
最弱匹配
工作生活匹配
薪资福利85
成长发展80
工作生活50
使命价值85
薪资福利匹配
85较高
该职位为高级工程师，薪资信号偏高，跨国企业福利完善，但JD未明确列出具体福利项。
薪资信号偏高 (30K-50K/月)
成长发展匹配
80较高
技术栈主流且前沿（UVM、SystemVerilog），有机会接触传感器芯片验证，但JD未提及培训或晋升通道。
技术前沿主流现代技术
技术栈SystemVerilog、UVM、FPGA、Optical Sensor、EDA Tools
业务类型profit_center
工作生活匹配
50较低
工作地点为深圳办公室，需现场办公，未提及弹性工作或WLB信息，可能面临加班。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值匹配
85较高
公司致力于传感器技术创新，改善世界，行业高速增长，对社会有正向影响。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号meaningful impact on the world、make the world smarter, healthier and happier
创新程度积极采用新技术
Watch Jobs