DFT Engineer

优缺点分析

角色解读

• 从DFT工程师向资深DFT专家或DFT经理发展，负责更复杂芯片的DFT架构设计
• 横向转型至芯片设计验证、可测性设计方法学或ATE测试工程等相邻领域
• 随着芯片制程演进和异构集成趋势，DFT在先进封装和3D IC中需求增长，职业前景广阔
• 参与芯片级DFT架构定义，确保芯片可测试性设计满足量产要求
• 实现扫描链、边界扫描、存储器BIST和逻辑BIST等DFT方案，并编写相关测试模式
• 通过仿真验证DFT逻辑和测试模式正确性，进行静态时序分析确保时序收敛
• 在ATE测试机上调试DFT模式，协助芯片量产测试的bring-up和问题定位
• 扎实的数字电路和DFT知识，熟悉扫描链、BIST、边界扫描等常用DFT技术
• 熟练使用EDA工具，如Synopsys DFT Compiler、TetraMAX、Mentor Tessent等
• 具备仿真验证和静态时序分析能力，熟悉VCS、PrimeTime等工具
• 了解ATE测试流程，有实际ATE调试经验者优先

申请策略

• 关注博通在通信、数据中心等领域的芯片方向，在面试中展现对业务的理解
• 提前了解博通的企业文化和价值观，强调团队合作和结果导向
• 突出DFT相关项目经验，包括扫描链插入、BIST实现、ATE调试等具体案例
• 强调使用的EDA工具和版本，如Tessent、DFT Compiler、TetraMAX等
• 展示芯片流片和量产测试的成功经历，尤其是解决DFT相关问题的能力
• 如有专利或论文，体现技术深度和创新性
• 系统学习DFT理论，推荐阅读《VLSI Test Principles and Architectures》等经典书籍
• 熟悉主流EDA工具的DFT流程，可通过官方培训或在线课程提升

面试指南

• 技术问题采用STAR法则：描述情境、任务、行动和结果，突出具体贡献
• 开放性问题先给出自己的观点，再结合实际项目经验佐证，体现思考深度
• 遇到不熟悉的问题，坦诚说明并展示学习思路，如“我目前了解不多，但我会从XX方面去学习”
• 请解释扫描链的原理和插入过程，如何处理扫描链的时序问题？
• 描述一下你设计过的Memory BIST架构，如何选择测试算法？
• 在ATE调试中遇到过哪些常见问题？如何定位和解决？
• 如何进行静态时序分析？DFT模式下有哪些特殊约束？
• 请谈谈你对可测性设计（DFT）未来发展趋势的看法