高通
Package/System Design Solution Engineer, Senior
Package/System Design Solution Engineer, Senior
发布于 大约 11 小时前普通员工/个人贡献者
Hsinchu City, Hsinchu City, Taiwan
高级经验
全职员工
仅现场办公
本科
硬件工程
信号完整性
PCB设计
高速接口
电磁仿真
IC封装
电源分配网络
热仿真
2D/3D Em仿真
Pinmap优化
AI 估算 · 30k–50k
基于Senior级别、高通品牌、新竹半导体产业，月薪约3-5万人民币，含年终奖约14个月。
职位详情
关于这个职位
这个职位是高通IC封装系统设计团队的高级工程师，负责所有高通封装产品（数字、射频、模拟、电源管理芯片等）的路线规划、架构设计、设计方法、设计实现和验证
你将参与芯片、封装和PCB的系统级协同设计，优化信号完整性、电源分配网络和热性能，确保产品满足机械、电气和热需求
适合有3年以上硬件工程经验，熟悉IC封装和PCB设计，并具备电磁仿真和高速接口设计知识的专业人士
最低要求
Bachelor's degree in Chemical Engineering, Electrical Engineering, Mechanical Engineering, or related field and 2+ years of System/Package Design/Technology Engineering or related work experience.
OR
Master's degree in Chemical Engineering, Electrical Engineering, Mechanical Engineering, or related field and 1+ year of System/Package Design/Technology Engineering or related work experience.
OR
PhD in Chemical Engineering, Electrical Engineering, Mechanical Engineering, or related field.
工作职责
Package selection, package design, and package electrical modeling. This involves optimizing system co-design of IC-PKG-PCB die with keeping in mind package footprint/height constraints, IC floor-planning, PCB, signal integrity, power distribution network, and thermal constraints.
IC top level floorplanning including hard macro block placement, padring, RDL and bump pattern/assignment
System level co-design methodology of IC, Package and PCB/Board
Concept analysis for new product package selection based on requirements for mechanical, thermal and electrical performance with the goal to achieve lowest system level cost
Package design flow methodology implementing high speed interface SI constraints for impedance, IR drop, cross-talk.
Package design flow methodology implementing power distribution network (PDN) constraints for high frequency processor cores (1GHz+) including design optimization techniques at the die/pkg/PCB levels
Working with marketing/IC/product teams on competitive analysis and road mapping package technology for future products
优先资格
Experience in IC package and/or PCB selection, design, and layout experience - Experience in Pinmap optimization of optimal PCB design
Strong knowledge in 3D/2D EM simulation tool, electromagnetic theory and transmission line theory
Working knowledge of die floor planning, IO placement, and bump placement
Working knowledge of Chip, Package and PCB co-design methodology
Familiar with assembly and substrate manufacturing process
Familiar with trade-offs among package cost, technologies, design, performance, power, and thermal requirements.
Familiar with PCB stack-up and breakout strategy
AI 洞察
优缺点分析
优点
- 高通是全球领先的半导体公司，封装技术高端，能接触到最先进的IC封装方案
- 职位涉及多学科交叉（芯片、封装、PCB、SI/PI/热），技术积累深厚
- 新竹是台湾半导体重镇，行业资源丰富，职业发展空间大
- 对电磁理论和仿真能力要求高，需要较强的数学和物理背景
- 半导体行业竞争激烈，项目周期紧，可能需要应对高强度工作
- 适合有硬件工程背景，对IC封装和电磁仿真有浓厚兴趣，且愿意在半导体技术领域长期深耕的求职者
缺点 / 挑战
- 工作涉及多个团队协作，沟通成本较高，需协调IC设计、产品、市场等部门
角色解读
- 在封装设计领域深耕，成为技术专家，主导复杂系统的封装方案
- 向系统架构师发展，负责芯片-封装-板级全栈协同设计
- 横向扩展到信号完整性、电源完整性或热管理专项，成为跨领域专家
- 负责高通各类封装产品的设计、仿真和验证，包括数字、射频、模拟和电源管理芯片
- 进行芯片顶层布局规划，包括宏模块放置、焊盘环、RDL和凸点图案分配
- 实施IC、封装和PCB的协同设计，优化信号完整性、电源完整性和热性能
- 与市场、IC设计、产品团队合作，进行竞争分析和技术路线规划
- 扎实的电磁场理论和传输线理论，熟练使用2D/3D电磁仿真工具（如HFSS、Q3D）
- 熟悉IC封装和PCB设计流程，掌握die floorplan、I/O放置、bump placement等知识
- 掌握高速接口（如DDR、PCIe、SerDes）的SI/PI设计约束和方法
- 了解封装和基板制造工艺，能权衡成本、技术、性能、功耗和热要求
申请策略
- 高通的面试技术深度较高，建议准备一个完整的SI/PI项目案例，从需求到仿真到测试验证
- 了解高通的产品线（如骁龙、RF360等），在面试中展示对行业和公司的了解
- 重点突出封装或PCB设计项目经验，尤其是涉及信号完整性、电源完整性或热仿真的案例
- 强调使用过的EM仿真工具（如HFSS、Q3D、Sigrity等）及具体成果
- 展示高速接口（如DDR4/5、PCIe Gen4/5、SerDes）的SI/PI设计经验
- 如果有芯片-封装-PCB协同设计经验，务必详细描述
- 如果缺乏电磁仿真经验，建议系统学习传输线理论和3D全波仿真，并通过在线课程或开源项目练习
- 熟悉业界常用的封装设计工具（如Cadence Allegro、APD、SiP Layout）
面试指南
- STAR法则：描述情境、任务、行动、结果，重点突出量化成果
- 技术问题从基本原理出发，结合工程实际，展示分析问题的思路
- 权衡类问题展示系统性思维，列举不同选项的优劣并给出决策依据
- 请描述一个你优化高速信号完整性的项目，遇到了什么挑战？如何解决？
- 如何评估IC封装的热性能？你用过哪些热仿真工具？
- 解释电源分配网络（PDN）的设计目标，以及在芯片、封装、PCB各层级如何实现？
- 你对2.5D/3D IC封装的理解？相比传统封装有哪些优缺点？
- 当封装成本和性能冲突时，你如何权衡？给出具体例子
职位点评
72
综合评分
高通台湾资深封装设计岗，先进技术栈，薪资优厚，成长空间大，但现场办公且可能加班。
更适合这类人
适合追求技术成长和职业发展，对薪资福利有较高期望，且能接受现场办公和一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活60
使命价值70
薪资福利
75中等
高通作为行业巨头，薪资待遇具有竞争力，但台湾新竹的生活成本较高，且职位为Senior，薪资处于市场较高水准。
薪资信号未披露（AI估算：30K-50K/月）
成长发展
85较高
职位涉及先进封装技术和系统级协同设计，技术前沿且成长路径清晰，高通内部培训和项目资源丰富。
技术前沿前沿/新兴技术
技术栈IC封装、信号完整性、电源分配网络、电磁仿真、高速接口、2.5D/3D IC
业务类型ambiguous
工作生活
60中等
新竹科技园区工作，现场办公为主，工作时间可能因项目紧张而延长，但高通通常注重工作生活平衡。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
半导体行业是科技核心，高通产品影响广泛，但封装设计偏向工程实现，社会影响力中性。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs