
高通
ASIC NPI Support Engineer
ASIC NPI Support Engineer
发布于 大约 15 小时前普通员工/个人贡献者
上海市 / 深圳市
高级经验
全职员工
仅现场办公
本科
硬件工程
Asic
Dfm
Icc2
Npi
Physical Design
Finfet
Starrc
AI 估算 · 35k–55k
资深ASIC NPI工程师,芯片行业技术门槛高,经验要求8年+,薪资具有市场竞争力。
职位详情
关于这个职位
该职位为高通ASIC新产品导入(NPI)支持工程师,负责从物理实现、流片、晶圆制造、封装到硅片调通的端到端技术支持
您将协调晶圆厂、封装厂和设计团队,解决跨阶段技术风险,确保首次流片成功并支持芯片量产爬坡
适合拥有丰富芯片交付经验、熟悉后端流程和先进工艺的资深工程师
最低要求
电气/电子工程、计算机工程或相关领域学士学位,6年以上硬件应用工程或硬件设计经验或相关工作经验
或
电气/电子工程、计算机工程或相关领域硕士学位,5年以上硬件应用工程或硬件设计经验或相关工作经验
或
电气/电子工程、计算机工程或相关领域博士学位,4年以上硬件应用工程或硬件设计经验或相关工作经验
工作职责
主导整个ASIC NPI生命周期的技术支持,包括后端物理设计审查、DFM检查、流片准备、晶圆厂交接、晶圆制造跟踪、封装设计协作和后硅验证支持
对流片前的版图规划、P&R结果、电源网格、物理验证(DRC/LVS/ERC)、天线检查和DFM违规进行审查,以消除流片前的可制造性风险
解决流片发布、掩模制作、晶圆加工和封装过程中的关键问题,并与晶圆厂工艺工程师密切合作分析良率限制因素
支持客户硅片调通,将硅后测试失败与版图和工艺问题关联,进行根本原因分析并提出改版解决方案
建立NPI检查清单、可制造性设计规则和流片标准操作程序
持续优化流程以提高首次流片成功率
收集客户关于NPI挑战的反馈,协调内部后端、PDK、IP和工艺团队解决升级的技术瓶颈
组织技术研讨会,汇编硅片失效和良率问题的案例研究,为关键客户项目提供主动的技术指导
跟踪项目里程碑,管理多个并发NPI项目,确保按时流片和顺利过渡到量产
优先资格
支持先进工艺节点(FinFET 7nm/5nm或成熟节点28nm/14nm)NPI项目的经验
在晶圆厂客户工程、流片服务或设计服务NPI角色的实践经验
熟练使用Tcl/Python脚本自动化流片前检查和数据分析
熟悉封装布局、bump设计和3D IC集成知识
领导多项目NPI任务并提高首次硅片良率的经验
AI 洞察
优缺点分析
优点
- 接触高通最新芯片产品和技术,参与前沿FinFET工艺节点的NPI项目,技术含金量高
- 与全球顶尖晶圆厂和客户合作,积累国内外人脉和行业资源
- 工作内容覆盖芯片全周期,对个人综合能力提升显著,职业发展空间大
- 需要协调多方(设计、晶圆厂、封装厂、客户),沟通复杂且需频繁跨时区协作
- 技术更新快,需持续学习先进工艺和EDA工具,保持竞争力
- 适合有丰富后端设计和流片经验、善于解决复杂工程问题、能承受高压环境并乐于跨团队协作的资深工程师
缺点 / 挑战
- 流片节点压力大,需要处理紧急技术问题,工作强度较高
角色解读
- 向ASIC技术专家方向发展,深耕先进工艺节点和3D IC集成
- 可转向半导体设计服务或晶圆厂客户工程岗位,积累更广泛的产业链经验
- 具备管理潜力者可晋升为技术团队领导或项目经理,负责更大规模的NPI项目
- 负责ASIC芯片从流片前物理设计到硅后调通的全流程技术支持,确保芯片顺利量产
- 与晶圆厂、封装厂和内部设计团队紧密协作,解决跨阶段技术风险如DFM、良率问题
- 制定NPI流程规范,收集客户反馈并组织技术研讨,优化首次流片成功率
- 精通数字后端设计流程:从版图规划到物理验证,熟练使用ICC2、Innovus、PrimeTime等EDA工具
- 深入理解DFM规则、多 patterning、天线效应等先进工艺技术
- 具备流片和硅后失效分析经验,能够进行根本原因调查并推动改版
- 良好的项目管理能力,可同时处理多个NPI项目并应对高压流片节点
申请策略
- 了解高通的产品线和技术方向,面试中展示对芯片行业趋势的理解
- 准备1-2个完整的项目案例,从设计到量产的关键步骤和遇到的挑战
- 重点突出后端物理设计、流片和硅后验证的完整项目经验,特别是参与过先进工艺节点的NPI项目
- 强调使用EDA工具(ICC2、Innovus、PrimeTime等)的具体案例和成果
- 展示解决问题的实例,如成功分析并解决硅后失效问题,提升良率
- 若缺乏先进工艺经验,可学习FinFET工艺特性和DFM规则,关注行业最新进展
- 提升脚本能力(Tcl/Python),用于自动化检查流程
面试指南
- 对于项目经验问题,采用STAR原则:背景、任务、行动、结果,重点突出你的技术贡献和解决问题的方法
- 对于技术问题(如DRC违例),先阐述问题背景,再描述分析步骤(工具、检查项),最后说明解决方案和验证结果
- 请描述你主导过的一个ASIC NPI项目,从流片前到硅后的关键步骤和技术挑战
- 如何处理流片前物理验证发现的DRC/LVS违例?给出具体案例
- 当硅后测试失败时,你的分析流程是什么?如何区分是设计问题还是工艺问题?
- 你如何管理多个NPI项目的时间线和资源冲突?
- 谈谈你对FinFET工艺节点DFM规则的理解,例如多 patterning 对版图的影响
- 复习数字后端设计流程和物理验证知识,特别是Calibre DRC/LVS、StarRC提取
职位点评
64
综合评分
高通资深ASIC NPI工程师,前沿技术栈,高成长性,但工作强度大、WLB一般。
更适合这类人
该职位最适合追求技术深度和职业发展的求职者,能接受高强度工作压力。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活40
使命价值60
薪资福利
70中等
薪资未在JD中明确,但高通作为知名芯片公司,薪资水平通常处于市场领先地位。福利方面JD未提及具体项目,因此补偿性动机满足程度一般。
薪资信号未披露(AI估算:35K-55K/月)
成长发展
85较高
该职位涉及前沿FinFET工艺和先进NPI流程,技术挑战大,成长空间广阔。JD中提及流片压力大但无明确培训或晋升机制,发展性动机较高。
技术前沿前沿/新兴技术
技术栈ASIC、NPI、FinFET、ICC2、Innovus、PrimeTime、Calibre、DFM、3D IC
业务类型ambiguous
工作生活
40较低
工作地点在上海、深圳、北京核心地段,但JD暗示高强度流片节点和高压力,工作时间可能较长,WLB较差。
工作模式仅现场办公
办公地点市区核心地段
加班情况JD含高强度暗示词
使命价值
60中等
芯片行业是高速增长赛道,但该职位未提及明确的社会价值或使命感,对意义感动机有一定满足但有限。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
高通 的其他在招职位
Senior IC Packaging Engineer - Mechanical Simulation
高通 · Hsinchu City, Hsinchu City, TaiwanAI 估算 · 25k-40kDigital Product and Test Development Engineer, up to Senior
高通 · Hsinchu City, Hsinchu City, TaiwanAI 估算 · 25k-45kAI Infrastructure Software Engineer
高通 · 上海市AI 估算 · 25k-45kSenior Software Product Application Engineer - Video SoC
高通 · Taipei, Taipei City, TaiwanAI 估算 · 40k-60kASIC Customer Support Project Manager
高通 · 上海市AI 估算 · 35k-55k
相似职位推荐
Watch Jobs