高通
ISP Design Engineer, up to Staff
ISP Design Engineer, up to Staff
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic
Isp
Ppa优化
Rtl
Systemc
Systemverilog
图像处理
微架构
计算摄影
值不值得投
73综合评分
综合评分 73
高通资深ISP设计岗，技术前沿、成长空间大，但需现场办公并可能出差。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
8万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 230 个在招 · 其中芯片设计 13 个
市场机会
选择适中
台北 · 芯片设计 · 14 个在招
职位详情
关于这个职位
作为高通相机工程团队的ISP设计工程师，你将负责架构和开发高性能、低功耗的图像信号处理（ISP）硬件流水线，应用于移动、IoT、XR及嵌入式平台
你将与算法、系统架构、RTL、验证等多个团队协作，将成像算法转化为高效的硬件实现，并参与芯片从设计到量产的完整流程
该职位要求扎实的成像算法和ASIC设计基础，是深入前沿成像技术领域的绝佳机会
最低要求
电子工程、计算机工程、计算机科学或相关领域的硕士学位
扎实的图像信号处理基础知识，包括ISP流水线、降噪、HDR、色彩处理、图像增强和图像质量评估
具备ASIC/RTL设计和实现经验，熟练掌握Verilog/System Verilog、微架构和数据通路设计
精通C/C++，用于建模、仿真、验证和性能分析
了解传统和基于AI的成像算法，包括其数据流、计算复杂度、数值精度和硬件实现考量
了解SoC架构、存储层次结构、带宽分析和低功耗设计技术
能够审查架构和RTL设计，识别技术风险，并评估图像质量、性能、带宽、功耗和面积之间的权衡
较强的解决问题和沟通能力，能够推动算法、硬件、软件和系统团队之间的技术讨论
工作职责
为传统和基于AI的成像算法架构、设计和优化ISP ASIC硬件模块
将成像和图像质量需求转化为高效的微架构和数据通路，平衡图像质量、吞吐量、延迟、带宽、功耗和面积
与成像和AI算法团队合作，将算法转化为硬件高效的架构，并定义实现约束和权衡
开发C/C++或SystemC模型，用于架构探索、功能验证、性能分析以及RTL或硅片相关性验证
参与架构和RTL设计审查，识别实现风险，并提供可操作的建议
与验证、物理设计、固件和系统团队协作，在整个硅片开发生命周期中实现功能、性能和PPA目标
支持芯片bring-up、调试、调优以及与预硅片模型和图像质量目标的相关性验证
能够前往亚太地区和中国进行商务出差
优先资格
具备ISP、计算摄影、计算机视觉或AI成像系统开发经验
有将成像硬件设计从架构定义、RTL实现到验证和芯片bring-up的完整经验
熟悉相机系统、传感器流水线、3A（AWB/AEC/AF）和图像质量调优
熟悉SystemC、Python或FPGA开发流程
熟悉PyTorch或TensorFlow以及AI模型优化技术，包括量化、PTQ/QAT和定点转换
有移动、边缘AI、汽车、安防或相机中心应用的产品开发经验
AI 洞察
优缺点分析
优点
- 高通是移动通信和半导体行业的领导者，平台大，技术积累深厚，能接触到最前沿的成像技术
- 与全球顶尖的算法、架构、验证团队合作，能快速提升跨团队协作和沟通能力
- 成像技术是AI、自动驾驶、XR等热门领域的核心，职业发展前景好
- 作为跨国企业，可能需要与全球不同时区的团队协作，并承担一定的商务差旅
- 对技术深度和广度要求高，需要持续学习AI、新架构等前沿知识，保持竞争力
- 适合对芯片设计有热情、具备扎实ASIC和图像处理基础，并希望在技术深度上不断精进的工程师
缺点 / 挑战
- 岗位涉及从算法到芯片实现的完整流程，技术挑战大，个人成长空间广阔
- ISP设计复杂度高，需要同时兼顾图像质量、性能、功耗、面积等多方面约束，工作挑战大
角色解读
- 在技术专家路线上，可以成长为ISP架构师或成像算法硬件实现领域的权威
- 在管理路线上，可以晋升为技术团队负责人或项目管理者，带领团队完成复杂芯片项目
- 凭借高通在移动、汽车、IoT等多领域的布局，有机会接触到不同应用场景的成像技术，拓宽职业视野
- 负责ISP硬件流水线的架构设计与RTL实现，将成像算法转化为高效的硬件电路
- 开发C/C++或SystemC模型，进行性能分析、功能验证以及与RTL/硅片的关联性验证
- 与算法、验证、物理设计、固件等团队紧密协作，确保芯片在性能、功耗、面积（PPA）上达到目标
- 参与芯片从设计到量产的全流程，包括硅片bring-up、调试和图像质量调优
- 扎实的图像信号处理（ISP）理论基础，熟悉降噪、HDR、色彩处理等算法
- 精通ASIC设计流程，熟练掌握Verilog/SystemVerilog和微架构设计
- 熟练使用C/C++进行硬件建模和仿真，具备SystemC经验更佳
- 了解AI成像算法及其硬件实现，熟悉PyTorch/TensorFlow和模型量化技术是加分项
申请策略
- 了解高通在移动、汽车、IoT等领域的成像产品和最新技术方向，在面试中展现对业务的关注
- 准备1-2个最能体现你技术深度和解决问题能力的项目案例，能够清晰阐述设计权衡和决策过程
- 重点突出ISP、计算摄影或AI成像相关的项目经验，尤其是从架构到RTL实现再到硅片验证的完整流程
- 详细描述在微架构设计、数据通路优化、PPA权衡方面的具体贡献和量化成果
- 强调C/C++建模能力，以及使用SystemC、Python等工具进行性能分析和验证的经验
- 如有AI模型量化、FPGA原型验证或3A调优经验，务必在简历中单独列出
- 系统复习ISP流水线各模块（降噪、HDR、3A等）的原理和实现，巩固图像质量评估方法
- 深入学习AI模型压缩和硬件加速技术，如量化、剪枝、知识蒸馏等
面试指南
- STAR法则：描述项目背景（Situation）、任务（Task）、你的具体行动（Action）和最终结果（Result），重点突出个人贡献和量化成果
- 技术深度+权衡思维：在回答技术问题时，不仅要说明怎么做，更要解释为什么这么做，以及在不同方案间如何权衡
- 协作与沟通：在描述项目时，强调如何与算法、验证、软件等不同团队协作，展现跨团队沟通能力
- 请详细描述你参与过的一个ISP模块的微架构设计过程，包括关键的性能/功耗/面积权衡
- 如何将一个AI降噪算法高效地映射到硬件流水线？需要考虑哪些因素？
- 在芯片bring-up阶段，如果发现图像质量与仿真结果不符，你会如何排查和解决？
- 谈谈你对3A（AWB/AEC/AF）的理解，以及它们在ISP流水线中的作用
- 你如何使用C/C++或SystemC模型进行性能分析？请举例说明
职位点评
薪资福利75
成长发展90
工作生活40
使命价值85
薪资福利
75中等
该职位为高通资深技术岗，薪资水平在台北市场具有竞争力，作为上市跨国企业，薪酬福利体系完善，但JD未明确具体薪资和福利细节。
薪资信号未披露（AI估算：6千–10万/月）
成长发展
90较高
该职位处于成像技术前沿，涉及AI算法硬件实现，技术挑战大，成长空间广阔。JD明确提及与多团队协作，有无限学习成长机会，且高通在多个领域布局，发展前景好。
技术前沿前沿/新兴技术
技术栈ISP、ASIC、RTL、Verilog、SystemVerilog、C/C++、SystemC、AI成像、PyTorch、TensorFlow、量化、FPGA
成长机会limitless opportunities to learn, grow and lead
业务类型profit_center
工作生活
40较低
JD未提及远程或弹性办公，明确要求仅现场办公，并需要亚太和中国商务差旅，工作地点在台北，生活便利性一般。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
高通作为技术领导者，推动数字转型和智能互联未来，该职位直接参与创新成像技术研发，对行业发展有积极推动作用，使命感较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号pushes the boundaries of what's possible to enable next-generation experiences、drives digital transformation to help create a smarter, connected future for all
创新程度积极采用新技术
高通 的其他在招职位
相似职位推荐
Watch Jobs