社会招聘-校园招聘

优缺点分析

角色解读

• 实习转正后可成长为 IC 验证工程师，独立负责模块级验证
• 深耕 UVM 方法学后可向验证平台架构、验证负责人发展
• 也可横向转向芯片设计、DFT 或前端设计方向
• 协助制定芯片验证计划与策略，理解设计规格
• 基于 SystemVerilog/UVM 搭建验证平台，编写用例、运行仿真并输出报告
• 参与 IP 级与 SOC 级验证工作
• 与设计、系统工程师协同定位并解决仿真问题
• 数字电路基础扎实，熟悉 RTL 设计与仿真流程
• 掌握 SystemVerilog/UVM 验证方法学，有课程或项目实践更佳
• 学习能力强、工作主动，具备在压力下高效执行的能力
• 良好的沟通与团队协作能力

申请策略

• 提前确认成都/上海的驻地可行性并在投递时注明
• 准备一份可展示的验证小项目（testbench 代码）作为加分材料
• 突出数字 IC 课程设计与 UVM/SV 项目实践（课程项目、竞赛、开源）
• 展示仿真工具使用经历（VCS/Questa 等）
• 体现可实习时长（半年以上）与到岗时间，JD 有硬性要求
• 强调主动学习与团队协作的具体事例
• 系统学习 UVM 组件结构与 scoreboard/reference model 写法
• 补充 SOC 验证与 IP 验证的差异认知，理解验证层级

面试指南

• 项目类问题按验证目标-平台结构-用例设计-结果讲述
• 方法学类问题结合 UVM 组件协作机制作答
• 调试类问题展示波形分析、日志定位的系统方法
• 介绍一个你用 SystemVerilog/UVM 完成的验证项目
• UVM 中 sequence、sequencer、driver 的关系是什么？
• IP 级验证与 SOC 级验证的关注点差异？
• 仿真失败时你如何定位问题？
• 你为什么选择 IC 验证方向，未来规划是什么？