超威半导体
Packaging Engineer
Packaging Engineer
发布于 3 天前普通员工/个人贡献者
AI 估算 · 45k–75k · AI 参考估算
Hsinchu, Taiwan
高级经验
本科
全职员工混合式弹性办公芯片设计
芯片设计
2.5D/3D Ic
Ai/Ml
Cadence Apd
Eda工具
Tcl
半导体封装
自动化
设计自动化
值不值得投
84综合评分
综合评分 84
AMD前沿封装自动化岗，技术成长性极强，位于台湾新竹，混合办公，但具体WLB未明。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
60K
比芯片设计中位数高
发布情况
新岗位 · 2 天前发布
公司情况
这家公司招聘很活跃
86 个在招 · 其中芯片设计 7 个
市场机会
选择面较广
芯片设计 · 约 640 个在招
职位详情
关于这个职位
该职位是AMD封装设计部门的高级技术岗位，专注于开发和部署AI驱动的自动化工作流，以提升复杂封装、桥接和中介层设计的效率、质量和可扩展性
你需要结合先进的封装设计知识与AI/ML技术，将复杂的设计挑战转化为可扩展的自动化解决方案，为下一代高性能计算封装创新提供关键支持
最低要求
年以上半导体封装或SOC物理设计自动化经验
熟练掌握EDA封装工具，如Cadence APD/SiP、Siemens Xpedition、Synopsys 3DICC或同等工具
精通脚本和自动化，熟悉Python（优先）、Tcl、SKILL或C++
有将AI/ML技术应用于工程或设计工作流的经验
了解先进封装技术，如2.5D/3D IC、Chiplets和异构集成、基于Bridge/中介层的架构
熟悉设计验证流程（DRC/LVS）、寄生提取和SI/PI基础
具备跨职能团队（设计、SI/PI、机械、EDA）协作经验
电气工程、计算机工程、计算机科学或相关领域的学士或更高学位
工作职责
为封装基板、硅中介层和基于桥的集成开发、部署和维护自动化框架及AI辅助工作流
应用AI/ML方法增强关键设计活动，例如自动布线和布局优化、信号完整性和电源完整性改进、设计规则合规性与验证
与封装设计团队合作，识别高影响力的自动化机会，减少手动设计工作和周期时间，提高设计健壮性和质量
与EDA工具团队和供应商合作，实施自动化功能，增强工具能力和工作流，支持下一代先进封装设计实现
开发自动化和工具以实现设计流程集成、数据提取与分析、与仿真团队的闭环优化
支持设计里程碑和tape-out的执行，确保自动化就绪性和质量
为文档、最佳实践和可复用工作流做出贡献，以供更广泛的团队采用
优先资格
熟悉PyTorch或TensorFlow等框架
有与EDA工具团队和供应商合作实施自动化功能、增强工具能力和工作流的经验
具备支持设计里程碑和tape-out执行的经验，确保自动化就绪和质量
能够为文档、最佳实践和可复用工作流做出贡献，以供更广泛的团队采用
AI 洞察
优缺点分析
优点
- 身处半导体封装技术的前沿领域，直接参与定义AI与高性能计算硬件结合的未来
- 在AMD这样的头部公司，能接触到最先进的EDA工具、封装架构和海量的工程数据
- 岗位要求高且综合，能同时积累封装设计、AI应用和软件自动化三方面的宝贵经验
- 技术门槛极高，需要快速学习并融合硬件设计、软件工程和数据科学三个领域的知识
- 工作成果需要在复杂的设计流程和紧迫的流片周期中得到验证，对解决问题的实效性要求高
- 作为关键使能角色，需要与多个专业背景的团队高效沟通，协调难度大
- 适合具备扎实半导体或物理设计背景，同时对软件开发和AI应用有强烈兴趣和自驱力，享受通过技术创新解决复杂工程问题的资深工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 在技术深度上，可成为先进封装自动化或AI-for-EDA领域的架构师或技术专家，引领下一代设计方法论
- 在广度上，可向设计流程管理、技术项目经理或EDA产品经理方向发展，协调更复杂的技术生态
- 作为核心技术人员，有机会参与定义公司封装技术路线图，影响产品竞争力
- 作为封装设计自动化专家，负责构建和维护AI驱动的自动化工作流，以革新芯片封装的设计流程
- 将先进的封装技术（如2.5D/3D IC、Chiplets）与机器学习算法结合，解决布局布线、信号完整性等复杂工程挑战
- 跨部门协作，推动设计流程的智能化、自动化和标准化，加速从设计到制造的周期
- 深厚的半导体封装设计知识，特别是先进封装（硅中介层、桥接）和EDA工具链（Cadence/Siemens/Synopsys）
- 扎实的编程与脚本能力（Python优先），并能将AI/ML框架（如PyTorch/TensorFlow）应用于工程问题
- 强大的系统级思维，能够理解从物理设计到验证的全流程，并找出自动化提效的关键点
申请策略
- 在求职信或面试中，明确表达你对‘用AI解决硬件设计瓶颈’这一交叉领域的热情和见解
- 研究AMD近期在封装技术（如3D V-Cache）和AI芯片方面的进展，思考你的技能如何为其做出贡献
- 重点突出在封装设计自动化或EDA工具开发方面的具体项目经验，量化效率提升或质量改善成果
- 清晰展示AI/ML技能，最好有将机器学习模型应用于工程数据分析、流程优化或自动化的实际案例
- 列出精通的EDA工具（如Cadence APD/SiP）和脚本语言（Python/Tcl），以及理解的先进封装技术（如Chiplet, SiP）
- 深入学习一个AI/ML框架（如PyTorch），并尝试完成一个与工程数据分析或几何形状识别相关的微型项目
- 复习或学习高级封装技术（如2.5D/3D IC）的设计挑战与流程，确保能清晰阐述相关概念
- 了解当前主流EDA工具的自动化接口和脚本语言（如SKILL for Cadence），即使不是主要使用工具
面试指南
- 使用STAR法则（情境、任务、行动、结果）来结构化回答项目经验类问题，突出你的技术决策和影响力
- 对于技术问题，先阐述核心原理或概念，再结合具体技术栈（如Python、PyTorch）说明实现思路
- 面对不确定性和跨部门协作问题，强调你的分析过程、沟通策略以及如何推动问题解决
- 请描述一个你过去开发的自动化工具或工作流，它解决了什么封装设计问题？遇到了哪些技术挑战？
- 你如何将AI/ML技术应用到一个具体的EDA或设计验证任务中？请举例说明
- 当设计团队提出一个复杂的自动化需求，但技术上存在不确定性时，你会如何处理？
- 你如何确保你开发的自动化工具或脚本能够被团队其他成员方便地使用和维护？
- 请解释一下硅中介层（Silicon Interposer）在2.5D封装中的作用，以及自动化设计它时需要考虑的关键因素
职位点评
薪资福利82
成长发展95
工作生活70
使命价值88
薪资福利
82较高
作为上市跨国科技公司的资深技术岗位，且位于台湾半导体产业核心区，预计能提供具有市场竞争力的薪酬福利，但JD未明确披露具体薪资与福利细节。
薪资信号未披露（AI估算：45K-75K/月）
成长发展
95较高
该职位处于半导体封装与AI技术交叉的前沿领域，技术挑战性高，且AMD提供了接触顶级EDA工具和复杂封装项目的机会，对技能深度和广度的成长价值极大。
技术前沿前沿/新兴技术
技术栈AI/ML、Python、EDA工具、Cadence APD、2.5D/3D IC、Chiplets、自动化
业务类型ambiguous
工作生活
70中等
工作地点在台湾新竹科学园区，生活配套成熟。职位标注为混合办公（#LI-HYBRID），提供一定灵活性，但半导体研发岗位通常对在场协作有较高要求，具体模式未详述。
工作模式混合式弹性办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
88较高
AMD的使命是加速下一代计算体验，该职位直接助力AI和高性能计算硬件的创新，具有显著的技术推动意义和行业影响力。
行业发展高速增长赛道
社会影响中性/一般
使命信号build great products that accelerate next-generation computing experiences、push the boundaries of what is possible、enable next-generation packaging innovation
创新程度积极采用新技术
超威半导体 的其他在招职位
相似职位推荐
Watch Jobs