华为
单板硬件开发工程师
单板硬件开发工程师
发布于 1 天前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Emc设计
Pcb布局布线
热设计
电源完整性(Pi)
硬件架构设计
硬件测试验证
通信产品研发
高速信号完整性(Si)
值不值得投
72综合评分
综合评分 72
技术挑战大、薪酬竞争力强、聚焦底层硬件架构与SI/PI攻坚的资深研发岗。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.7万
比硬件工程师中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 680 个在招 · 其中硬件工程师 51 个
市场机会
选择适中
成都 · 硬件工程师 · 19 个在招
职位详情
关于这个职位
负责微波整机及单板的硬件架构设计与技术路线规划，主导高速信号完整性(SI)、电源完整性(PI)、散热与EMC设计
通过仿真调试与测试验证解决高频噪声、时序等问题，保障产品高可靠性与量产落地，持续优化硬件平台性能与成本
最低要求
学历：本科及以上学历，硕士优先
专业：电子信息工程，通信工程，微电子、电路与系统、电力电子等相关专业
具备技能：
● 熟悉掌握通用硬件知识：掌握CPU/DDR/FPGA/CPLD/时钟/电源/ADDA等硬件知识
● 具备硬件端到端交付经验，从方案设计、器件导入、样机调试、集成验证到整机落地交付全流程看护能力
● 熟练掌握DC-DC/LDO电源设计、时钟低抖动设计、整机热设计、EMC设计，SIPI设计，具备完善的硬件可靠性设计能力
● 熟练使用示波器、频谱仪、信号源、网络分析仪，可独立完成高速信号测试、时序调试、噪声排查、EMC整改与可靠性验证
过往经验：
● 5年以上硬件研发经验，主导过通信类产品的CPU小系统、高速链路、ADDA中频、时钟电源模块等完整开发迭代
● 具备通信类产品的硬件量产、可靠性老化、高低温、EMC整改、工程问题复盘等落地经验
● 具备基站硬件架构设计、微波硬件设计、ADDA中频设计经验
● 拥有大型设备硬件平台技术沉淀与规范体系搭建经验
工作职责
主导微波整机硬件设计、高速链路信号完整性、电源完整性与系统可靠性设计，构建高带宽、高容量、高可靠、高效率、高散热的硬件平台，打造业界领先的微波硬件核心能力
① 硬件系统架构与技术路线规划
洞察基站硬件和微波硬件演进趋势，负责微波整机硬件方案选型、架构迭代、单板拓扑规划，完成高速Serdes链路、DDR高速内存、时钟系统、电源树、散热体系的整体方案设计与技术路标定义，输出系统级指标预算、风险评估与落地方案
② 高速SI/PI时序与噪声技术攻坚
负责高速差分链路、DDR读写时序、串扰、插损、阻抗连续性、电源噪声、抖动预算的仿真与调试
主导PCB、连接器通道的损耗建模与裕量闭环，解决高频ISI、串扰、眼图收缩等核心SI问题，保障高速链路长期稳定工作
③ 电源与热设计可靠性体系搭建
负责电源拓扑、LDO/DC-DC电源树规划、低抖动时钟电路设计
建立PCB传导+辐射复合散热评估模型，完成功耗瞬态响应、热平衡、高温降额、老化可靠性设计，保障整机高低温、长期老化、极限工况稳定性
④ EMC、量产与工程问题闭环
负责单板及整机EMC设计、静电、辐射、传导问题整改，解决高速布线带来的EMI/串扰耦合问题
主导样机调试、指标测试、问题定位、量产导入、工艺落地，沉淀标准化硬件设计规范、仿真规范、测试规范，持续优化硬件平台性能与成本
AI 洞察
优缺点分析
优点
- 聚焦通信底层核心硬件，技术壁垒高，专业积累具有极强的不可替代性
- 参与业界领先微波硬件平台研发，接触高速SerDes、先进SI/PI等前沿工程实践
- 端到端负责硬件全生命周期，能从架构设计直接贯通至量产落地，实战价值极高
- 头部科技企业平台资源雄厚，规范体系完善，有利于培养系统化工程思维
- 高速SI/PI与EMC问题调试难度大，需反复迭代仿真与实测，对耐心与经验要求极高
- 技术栈偏底层与模拟/射频交叉，知识更新依赖长期项目沉淀，短期难以速成
缺点 / 挑战
- 通信硬件研发周期长、节点紧，需频繁跨部门协同，工程压力与交付节奏较快
- 适合具备扎实电子工程基础、热爱底层硬件攻关、能接受一定交付压力并希望在通信硬件领域长期深耕的资深工程师
角色解读
- 纵向深耕：向首席硬件专家或系统架构师发展，主导下一代通信硬件平台技术路标
- 横向拓展：转向硬件项目管理或技术管理岗，带领团队负责更大规模的硬件产品线
- 行业迁移：凭借底层硬件与SI/PI核心技术，可向汽车电子、数据中心服务器等高增长领域延伸
- 负责微波整机及单板的硬件架构规划与技术路线制定，输出系统级指标与落地方案
- 主导高速差分链路、DDR时序、电源噪声的仿真调试，解决高频ISI与串扰等核心SI问题
- 搭建电源拓扑、时钟低抖动电路及复合散热评估模型，保障极端工况下的可靠性
- 统筹EMC整改、样机调试、量产导入与工艺落地，沉淀标准化硬件设计规范
- 精通高速Serdes链路、DDR、时钟系统及电源树架构设计，具备扎实的SI/PI仿真能力
- 熟练掌握DC-DC/LDO电源设计、整机热设计、EMC设计及PCB布局布线规范
- 熟练使用示波器、频谱仪、网络分析仪等仪器进行高速信号测试与噪声排查
- 具备通信类产品从方案设计到量产交付的全流程端到端看护与工程问题闭环能力
申请策略
- 提前研究目标公司当前主力通信产品线的硬件架构特点，面试时可针对性提出技术见解
- 准备1-2个完整的硬件故障排查案例，清晰阐述问题定位逻辑、仿真验证过程与最终解决方案
- 突出主导过的通信类硬件完整开发案例，重点说明在高速链路、电源或热设计中的具体贡献
- 量化SI/PI仿真与实测对比数据，展示解决高频ISI、串扰或EMC超标问题的实际效果
- 强调端到端交付经验，体现从架构选型、器件导入到量产导入的全流程管控能力
- 列出熟练使用的EDA工具、仿真软件及精密测试仪器型号，匹配JD技术要求
- 强化高速数字电路理论与SI/PI联合仿真能力，熟悉HyperLynx/Sigrity等主流工具的高级应用
- 补充电磁兼容(EMC)整改实战技巧，掌握滤波器设计、接地策略与屏蔽结构优化方法
面试指南
- 采用STAR法则结构化回答：背景(项目/痛点)→任务(目标/约束)→行动(仿真/实测/迭代步骤)→结果(数据提升/量产通过率)
- 技术问题回答遵循“理论依据→仿真验证→实测对照→根因分析→优化方案”的逻辑链条，避免空谈概念
- 强调跨部门协作与规范化沉淀，体现不仅解决单点问题，更能输出标准规范防止复发
- 请分享一个你解决高速链路串扰或眼图收缩问题的完整案例，你是如何定位并优化的？
- 在DC-DC电源设计中，如何平衡效率、纹波与瞬态响应？遇到过哪些典型环路不稳定问题？
- 面对严格的EMC辐射限值要求，你会从哪些维度进行系统性整改？请举例说明
- 如何评估和设计高速Serdes链路的阻抗连续性与端接策略？
- 在硬件量产阶段，遇到批次性可靠性失效（如高温降额不达标），你的排查思路是什么？
职位点评
薪资福利78
成长发展88
工作生活42
使命价值72
薪资福利
78中等
头部科技企业薪酬体系完善，薪资竞争力较强，但具体福利需以offer为准。
薪资信号偏高 (2.8千–4.5万/月)
成长发展
88较高
聚焦高速SI/PI与微波硬件前沿技术，技术壁垒高，专业成长空间广阔。
技术前沿前沿/新兴技术
技术栈高速Serdes、SI/PI仿真、PCB设计、EMC整改、热设计
业务类型profit_center
工作生活
42较低
硬件研发通常需驻场调试与测试，工作节奏较紧凑，JD未明确弹性安排。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
72中等
通信基础设施属于国家关键战略领域，技术成果具有明确的产业价值与社会意义。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs