阿里巴巴
达摩院-原型平台专家（cpu core）-RISC V及生态
达摩院-原型平台专家（cpu core）-RISC V及生态
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Ddr
Fpga
Ic验证
Pcie
Risc-V
Systemverilog
Uvm
值不值得投
79综合评分
综合评分 79
达摩院RISC-V核心验证专家岗，技术前沿且成长空间大，薪资预期高，但WLB情况未知。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
6万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 3100 个在招 · 其中硬件工程师 3 个
市场机会
选择面较广
杭州 · 硬件工程师 · 53 个在招
职位详情
关于这个职位
该职位主要负责RISC-V CPU核心的原型平台验证工作，包括将RTL代码移植到Emulation/FPGA平台并进行外部接口调试
你需要与多个团队合作，确保芯片设计在仿真环境中的正确性，是芯片流片前验证环节的关键角色
最低要求
电子，通信或计算机本科及以上学历
熟悉IC验证流程
熟悉Verilog、SystemVerilog、UVM验证方法学，熟悉C/C++语言
有较强的自学能力，合作沟通能力
工作职责
从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队
为Emulation/FPGA场景创建独立的测试冒烟用例
在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）
与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例
维护仿真系统，支持软件团队在仿真平台上的工作
优先资格
有Palladium/Protium, Zebu/haps或者Veloce工作经验者优先
有SOC/IP系统验证经验者优先
有DDR/PCIe/UCIE/Ethernet等高速接口工作经验者优先
AI 洞察
优缺点分析
优点
- 依托达摩院平台，接触最前沿的RISC-V CPU核心设计，技术壁垒高，行业稀缺性强
- 处于芯片国产化与RISC-V生态发展的核心赛道，职业前景广阔，抗周期能力强
- 跨团队协作频繁，能全面锻炼系统性思维与复杂问题排查能力
- 技术迭代快，需要持续学习新的接口协议、验证方法学及仿真工具链
- 适合具备扎实IC验证基础，对底层硬件和系统架构有浓厚兴趣，且具备较强跨团队协作与问题排查能力的资深技术人才
缺点 / 挑战
- 原型验证涉及软硬件协同，调试复杂度高，项目流片节点前可能面临较大的交付压力
角色解读
- 可向芯片验证架构师、原型验证专家方向发展，成为该细分领域的顶尖技术权威
- 在RISC-V生态爆发的背景下，可转型为芯片系统架构专家或开源生态技术负责人
- 负责将芯片RTL设计移植到Emulation/FPGA原型平台，构建硬件仿真环境
- 调试DDR、PCIe等高速外部接口，确保软硬件在仿真平台上的协同运行
- 与RTL设计、DV及软件团队紧密合作，排查并解决基础环境、硬件和软件中的测试用例Bug
- 精通Verilog/SystemVerilog及UVM验证方法学，熟练使用C/C++进行底层开发
- 熟悉主流硬件仿真加速器（如Palladium, Zebu等）的配置与使用
- 具备扎实的SOC/IP系统验证经验，熟悉DDR/PCIe等高速接口协议及Bring-up流程
申请策略
- 了解阿里达摩院在RISC-V领域的开源贡献，在面试中展现对该生态的深刻理解和技术热情
- 准备好应对复杂调试场景的推演，展示清晰的排查思路和逻辑
- 突出在Palladium/Zebu等硬件仿真平台上的实际项目经验及具体产出
- 详细列举参与过的SOC/IP验证项目，特别是DDR/PCIe等高速接口的Bring-up经历
- 强调跨团队（RTL/DV/软件）协作调试的成功案例，展现系统性问题解决能力
- 深入学习RISC-V架构规范及最新生态进展，了解玄铁系列处理器的技术特点
- 强化C/C++在硬件验证及底层软件调试中的应用能力，提升软硬件协同排查效率
面试指南
- STAR法则：情境（项目背景）-> 任务（具体目标）-> 行动（使用的工具、方法、跨团队协作）-> 结果（性能提升、Bug解决、流片成功）
- 系统性排查思路：从现象出发，分层定位（硬件/软件/接口协议），强调使用波形抓取、断点调试等工具的具体操作
- 请详细描述一次在FPGA/Emulation平台上Bring-up PCIe或DDR接口的经历及遇到的难点
- 在将RTL移植到原型平台时，如何处理时序收敛和面积优化的问题？
- 请说明UVM验证方法学在原型验证场景下的应用与纯仿真验证的区别
- 当软件团队在仿真平台上遇到Bug时，你的排查思路和流程是什么？
- 复习主流硬件仿真加速器（如Cadence Palladium, Synopsys Zebu）的工作原理和配置流程
- 准备1-2个复杂的软硬件协同调试案例，突出自己的问题解决能力和沟通协作技巧
职位点评
薪资福利85
成长发展90
工作生活50
使命价值85
薪资福利
85较高
专家级技术岗位，技术壁垒高，薪资处于市场较高水平，但JD未明确披露具体薪资和福利细节。
薪资信号未披露（AI估算：4千–8万/月）
成长发展
90较高
处于RISC-V及芯片原型验证前沿领域，技术深度和广度兼具，能接触到核心CPU架构，技术成长空间极大。
技术前沿前沿/新兴技术
技术栈RISC-V、FPGA、Emulation、Verilog、SystemVerilog、UVM、C/C++、DDR、PCIe
业务类型ambiguous
工作生活
50较低
JD未提及工作模式和WLB相关信息，芯片验证岗位通常项目节点压力大，无法判断具体WLB情况。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
参与RISC-V生态建设，推动开源芯片架构发展，具有较高的行业使命感和社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号RISC V及生态
创新程度开拓性创新（行业首创）
Watch Jobs