博世
Senior ASIC layout design engineer_BST
Senior ASIC layout design engineer_BST
发布于 大约 8 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
硬件工程
Adc
Assura
Cmos
Dac
Ldo
Pll
Pvs
Skill
Smic
AI 估算 · 30k–50k
资深模拟版图设计岗位，8年以上经验，上海地区，德企博世，薪资竞争力高，通常发放13薪。
职位详情
关于这个职位
作为高级ASIC版图设计工程师，你将负责从模块级到顶层芯片集成的模拟版图设计及物理验证，主要面向MEMS传感器中的先进ASIC
你将与国际设计团队合作，确保版图按时高质量交付，并与晶圆代工厂完成整个流片流程
该职位要求8年以上模拟/混合信号版图经验，精通多种工艺技术及EDA工具
最低要求
微电子或相关电气工程领域本科或硕士学历（主修课程：模拟电路、数字电路、半导体器件与物理、半导体制造）
年及以上模拟/混合信号集成电路版图经验，涉及ADC、DAC、PLL、LDO、Charge pump、带隙设计
深入了解TSMC28nm~152nm、SMIC110nm、TZ 180nm BCD SOI工艺技术及设计规则
能够独立在芯片层面进行布局规划，平衡面积、性能、进度
理解PLS结果并提供优化方案以满足设计规格
能够使用至少一种编程语言（C shell、SKILL、TCL、Python）开发脚本以提高版图效率
能够评估DRC/ERC/ANT/LVS违规对工艺能力、设计性能的影响，并给出评估
熟练使用Cadence Virtuoso平台以及Cadence和Mentor Graphics验证和提取工具，并理解runset（Calibre、PVS、Assura等）
理解CMOS工艺副作用，并知道如何在版图中最小化风险（例如光刻失配、LOD效应、WPE效应、闩锁、ESD、天线、密度应力等）
能够分析EM和IR压降
强大的问题解决能力
流利的英语书写和口语
工作职责
作为ASIC版图设计师，你将负责从模块级到顶层芯片集成的模拟版图设计以及MEMS传感器中先进ASIC的物理验证
你将与国际设计团队合作，确保版图按时高质量交付，并协同晶圆代工厂完成整个流片流程
与数字后端工程师合作生成P&R使用的DFE文件，并将数字版图集成到整个芯片中
你还将与CAD工程师合作，持续改进我们的PDK和设计环境
AI 洞察
优缺点分析
优点
- 博世作为全球顶尖企业，提供稳定的工作环境和有竞争力的薪酬福利
- 涉及MEMS传感器等前沿领域，技术积累深厚，项目经验含金量高
- 与国际团队合作，有助于提升英语沟通能力和全球化视野
- 工作内容高度专业化，需要长期积累模拟版图经验，学习曲线陡峭
- 工艺技术更新快，需持续学习新工艺和EDA工具
缺点 / 挑战
- 流片周期长、压力大，对细节和精度要求极高，容错率低
- 该职位适合在模拟版图领域有8年以上经验、热爱技术深耕、注重细节且能承受项目压力的资深工程师
角色解读
- 可向资深版图专家或技术负责人方向发展，主导复杂芯片的版图规划
- 也可转向CAD方向，专注于PDK开发和设计流程优化
- 随着经验积累，可晋升为项目经理，协调跨团队版图交付
- 负责模拟/混合信号集成电路的版图设计，从模块级到顶层芯片集成
- 与数字后端和CAD工程师协作，完成物理验证、流片及设计环境优化
- 使用EDA工具（如Cadence Virtuoso、Calibre）进行版图设计、验证和提取
- 精通模拟版图设计，熟悉ADC、DAC、PLL等常见模拟模块的版图实现
- 深入理解多种工艺技术（如TSMC 28nm、SMIC 110nm）及设计规则
- 掌握至少一种脚本语言（如SKILL、TCL、Python）以提高工作效率
- 具备评估DRC/ERC/LVS等违规对设计影响的能力
申请策略
- 准备一份英文简历，并练习用英文描述你的版图设计案例
- 了解博世在MEMS传感器领域的业务，表达对汽车电子或物联网方向的兴趣
- 突出你参与过的模拟芯片版图项目，特别是涉及ADC、PLL等复杂模块的设计
- 强调你熟悉的具体工艺节点（如TSMC 28nm）和使用的EDA工具（如Cadence、Calibre）
- 展示你使用脚本语言提升版图效率的实例，以及解决DRC/LVS违规的实际经验
- 如果对某些工艺（如TZ BCD SOI）不熟悉，建议自学相关设计规则
- 提升脚本能力，尤其是SKILL和TCL，以在面试中展现自动化效率
面试指南
- 采用STAR法则（情景、任务、行动、结果）回答项目相关问题
- 对于技术问题，先阐述基本原理，再结合自身经验给出具体案例
- 请详细描述你主导的一个模拟版图项目，包括你如何平衡面积、性能和进度
- 你在使用Calibre进行物理验证时遇到过哪些典型问题？如何解决的？
- 解释一下Latch-up和ESD在版图中的防护策略
- 你如何评估DRC违规对芯片性能的影响？请举例说明
- 你使用过哪些脚本语言来自动化版图任务？具体实现过什么功能？
- 复习CMOS工艺效应（如WPE、LOD）及其版图缓解措施
职位点评
66
综合评分
资深模拟版图岗，德企平台稳定，薪资优厚，技术专业性强，但WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合重视薪资和技术深度的资深工程师，对工作生活平衡要求不高。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利80
成长发展70
工作生活40
使命价值60
薪资福利
80较高
该职位薪资竞争力高，福利稳定，但JD中未明确列出具体福利，薪资信号为未披露，但可推测市场水准以上。
薪资信号未披露（AI估算：30K-50K/月）
成长发展
70中等
技术深度强，涉及先进工艺和国际合作，但JD未明确提及培训或晋升通道，发展主要依赖个人积累。
技术前沿主流现代技术
技术栈TSMC 28nm、SMIC 110nm、TZ BCD SOI、Cadence Virtuoso、Calibre、SKILL、TCL、Python
业务类型ambiguous
工作生活
40较低
仅现场办公，未提及弹性工作，行业特点可能需加班，WLB一般。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
60中等
博世业务涉及物联网和汽车电子，有一定社会价值，但JD未强调使命感，整体中性。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
博世 的其他在招职位
相似职位推荐
Watch Jobs