Watch Jobs
VMware logo
威睿
Staff Engineer
立即应聘

Staff Engineer

发布于 大约 7 小时前

普通员工/个人贡献者

上海市
高级经验
全职员工
仅现场办公
硕士
芯片设计
Asic
Dft
Drc/Lvs
Physical Design
Rtl
Sta
Tcl
5Nm/3Nm

AI 估算 · 40k–70k

资深ASIC工程师，5nm流片经验稀缺，跨国巨头薪资竞争力强，上海芯片设计岗位薪酬较高。

职位详情

关于这个职位

这是博通（Broadcom）在上海张江的资深工程师职位，负责先进ASIC芯片的全流程设计，涵盖RTL分析、逻辑综合、时序验证、物理实现等关键环节

你将参与5nm/3nm最前沿工艺的芯片开发，要求具备扎实的VLSI基础和独立处理复杂任务的能力
适合有流片经验、追求技术深度与广度的芯片工程师

最低要求

对ASIC设计流程有良好理解，扎实的VLSI背景

能独立处理模块实现/顶层任务
有5nm及以下工艺的流片经验
较强的沟通和问题解决能力
擅长Perl/Tcl/Python

工作职责

负责ASIC设计的关键开发和实现阶段，包括RTL分析、综合、设计优化、时序验证、仿真、测试插入、物理设计、向量生成及样片后测试支持

全芯片综合与STA：负责5nm/3nm设计的全芯片综合流程（DC、DCT、DCG），运行全芯片STA和约束清理流程
物理设计实现：包括布局规划、placement、设计收敛、DRC & LVS检查

优先资格

有以下任一经验者优先：

DFT插入
Power/IVD分析
DRC/LVS
Top Floorplan/STA & Low Power
优先学历：硕士，专业：微电子或相关学科

AI 洞察

优缺点分析

优点

  • 参与5nm/3nm最前沿工艺设计，技术含金量高，职业发展空间大
  • 跨国巨头平台，与全球顶尖工程师合作，接触行业最佳实践
  • 职位负责全流程设计，能全面提升综合、STA、物理设计等多项技能
  • 博通在ASIC领域市场领先，业务稳定，薪资待遇有竞争力
  • 技术更新快，需要持续学习新工艺和工具，保持知识更新

缺点 / 挑战

  • 要求高，需具备流片经验和独立处理复杂任务的能力，入职压力较大
  • 芯片设计流程复杂，工作强度可能较高，需要长时间专注和解决难题
  • 适合有多年芯片设计经验、热爱技术挑战、追求深度与广度并重的资深工程师

角色解读

  • 从Staff Engineer向Principal Engineer或技术专家方向发展，深入芯片设计某一领域
  • 有机会参与最先进工艺节点项目，积累行业稀缺经验，提升职场竞争力
  • 可向技术管理方向转型，带领团队负责更大规模的芯片项目
  • 负责先进ASIC芯片从RTL到物理实现的完整设计流程，包括逻辑综合、时序收敛、布局布线等
  • 参与5nm/3nm工艺节点的全芯片综合与STA工作，确保时序签核满足要求
  • 与物理设计团队协作，完成DRC/LVS检查和设计收敛，支持流片和样片测试
  • 使用Perl/Tcl/Python开发脚本，优化设计流程和自动化工具
  • 扎实的VLSI和ASIC设计知识，熟悉数字芯片设计全流程
  • 精通Synopsys DC/DCT/DCG等综合工具，熟悉STA和约束清理
  • 具备物理设计经验，熟悉布局规划、DRC/LVS等后端流程
  • 良好的Perl/Tcl/Python脚本编程能力，用于自动化设计任务

申请策略

  • 了解博通在ASIC领域的业务方向，特别是5nm/3nm项目，在面试中展示你对该技术领域的热情
  • 强调团队协作和沟通能力，因为需要与全球团队合作
  • 突出5nm及以下工艺的流片项目经历，明确你在其中的具体贡献和职责
  • 强调全芯片综合、STA、物理设计等关键技能，用数据量化成果（如时序收敛、功耗优化等）
  • 展示Perl/Tcl/Python脚本开发能力，列举自动化工具脚本的实际案例
  • 体现独立解决复杂技术问题的能力，可附上技术博客或专利成果
  • 巩固DC、DCT、DCG等工具的使用，熟悉先进工艺节点下的时序约束方法
  • 学习物理设计流程，了解布局规划、DRC/LVS等后端知识，弥补短板

面试指南

  • 项目经验类问题：采用STAR法则，情境-任务-行动-结果，突出关键技术和量化成果
  • 技术问题：先讲原理和流程，再结合具体项目案例，展示解决问题的思路和方法
  • 脚本优化问题：说明脚本的目的、实现方式、效率提升效果，体现自动化思维
  • 请介绍你参与的5nm流片项目，你在其中负责哪些环节？遇到的最大挑战是什么？
  • 如何对全芯片进行STA分析？你如何收敛时序违例？
  • 在物理设计阶段，如何处理DRC和LVS问题？
  • 用Perl/Tcl/Python写过什么工具？如何优化设计流程？
  • 如何确保芯片设计在功耗和性能之间取得平衡？

职位点评

76
综合评分

顶级芯片设计公司，前沿技术栈，发展空间大，但工作在地点和时间灵活性上一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最看重技术成长和职业发展的资深芯片工程师，能够接受现场办公和一定工作强度。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活60
使命价值70

薪资福利

80较高

该职位薪资水平在市场中具有竞争力，但JD未明确披露具体薪酬和福利，补偿性满足程度较好。

薪资信号未披露（AI估算：40K-70K/月）

成长发展

85较高

5nm/3nm先进工艺项目提供顶尖技术积累，个人职业发展路径明确，发展性动机得到较强满足。

技术前沿前沿/新兴技术
技术栈5nm、3nm、ASIC、RTL、STA、Physical Design、DRC/LVS、DFT
成长机会grow personal career path
业务类型ambiguous

工作生活

60中等

仅现场办公，无远程或弹性工作安排，但工作地点位于科技园区，JD未提及加班情况，生活质量保障有限。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

70中等

半导体行业稳定，技术领先，但JD未突出社会价值或使命感，意义感满足程度中等。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术

威睿 的其他在招职位

相似职位推荐

Watch Jobs