Watch Jobs
VMware logo
威睿
Principal Engineer
立即应聘

Principal Engineer

发布于 大约 7 小时前

普通员工/个人贡献者

上海市
专家级经验
全职员工
仅现场办公
硕士
芯片设计
5Nm/3Nm
Asic
Dft
Drc/Lvs
Physical Design
Sta
Vlsi
Perl/Tcl/Python

AI 估算 · 45k–70k

资深ASIC设计，5nm先进工艺，技术壁垒高，外企薪资竞争力强，月薪较高。

职位详情

关于这个职位

该职位负责基于 Broadcom 先进 CMOS 单元 ASIC 技术的芯片全流程设计，涵盖 RTL 分析、综合、时序验证、物理设计等环节，并参与最新 5nm/3nm 工艺项目

适合有丰富 ASIC 设计经验和流片经验、希望在技术深度上持续突破的资深工程师

最低要求

对ASIC设计流程有良好理解，具备扎实的VLSI背景

能够独立处理模块实现/顶层任务
有5nm及以下工艺的流片经验
具备较强的沟通和问题解决能力

工作职责

负责ASIC设计，涵盖RTL分析、综合、设计优化、时序验证、仿真、测试插入、物理设计、向量生成及原型后测试支持等关键阶段

参与全芯片综合和STA（DC/DCT/DCG），用于5nm/3nm设计的流片
负责物理设计实现，包括布局规划、放置、设计收敛以及DRC和LVS检查

优先资格

具备以下任一知识经验者优先：

DFT插入
Power/IVD分析
DRC/LVS
顶层Floorplan/STA与低功耗
擅长Perl/Tcl/Python
优先学历：硕士
优先专业：微电子或相关学科

AI 洞察

优缺点分析

优点

  • 参与最先进的5nm/3nm芯片设计，技术前沿，能极大提升个人技术竞争力
  • 公司为跨国巨头，平台大，流程规范，可接触完整ASIC设计生态
  • 薪资水平高于行业平均，且外企福利制度完善
  • 与内外部客户协作，锻炼沟通和项目管理能力
  • 技术门槛高，需要持续学习新工艺和工具，保持知识更新
  • 工作地点在张江高科技园区，通勤可能较远，办公环境相对单一

缺点 / 挑战

  • 工作强度大，ASIC设计周期长，流片压力大，可能需要加班应对紧凑的项目节点
  • 这个职位适合有多年ASIC设计经验、热爱技术挑战、希望在先进工艺领域深耕的资深工程师

角色解读

  • 从技术专家向芯片架构师或技术总监方向发展，主导更复杂的芯片设计项目
  • 深入先进工艺领域，成为先进节点（3nm/2nm）的设计专家，提升行业影响力
  • 可转型为项目经理或技术管理岗位，带领团队完成大型芯片项目
  • 负责ASIC芯片从RTL到流片的完整实现，包括综合、时序收敛、物理设计等关键环节
  • 参与全芯片STA和约束清理，确保5nm/3nm先进工艺的设计时序符合规格
  • 与内外部客户协作，解决设计中的技术问题，并支持原型测试
  • 推动设计流程优化，提升芯片性能与功耗表现
  • 扎实的VLSI和ASIC设计流程知识，熟悉综合（DC/DCT/DCG）、STA、物理设计等工具
  • 具备5nm及以下工艺的流片经验，能独立完成模块或顶层实现
  • 熟练掌握Perl/Tcl/Python等脚本语言，用于自动化流程
  • 良好的沟通和问题解决能力，能应对复杂技术挑战

申请策略

  • 了解Broadcom的芯片产品线和在ASIC领域的技术优势，面试中表达对其先进工艺项目的热情
  • 准备一两个详细的技术案例，展示你从RTL到GDS的完整设计能力
  • 突出最成功的流片项目，特别是5nm及以下工艺的经验，明确你承担的角色（如独立负责模块或顶层）
  • 详细描述在综合、STA、物理设计或DFT等方面的实际案例，包括遇到的挑战和解决方案
  • 展示脚本自动化能力，如用Perl/Tcl/Python优化过哪些流程
  • 强调问题解决和跨团队协作的经历
  • 熟悉业界主流EDA工具，如Synopsys DC/PrimeTime、Cadence Innovus等，如果尚未精通，可提前学习
  • 补充低功耗设计、DFT或电源完整性分析等加分技能

面试指南

  • 回答问题采用STAR法则：情境、任务、行动、结果，突出个人贡献和定量结果
  • 技术问题先说明概念，再结合具体项目实例，最后总结学到的经验
  • 对于不熟悉的领域，诚实说明，但展示学习能力和相关基础
  • 请介绍你最成功的ASIC流片经历，包括工艺节点、您负责的部分和遇到的问题
  • 如何做全芯片STA？如何解决时序收敛问题？
  • 描述一次您在物理设计中进行布局规划或设计收敛的挑战
  • 您对DFT或低功耗设计有何经验？
  • 您如何用脚本自动化设计流程？

职位点评

74
综合评分

跨国芯片公司资深ASIC设计岗，先进工艺技术领先，薪资优厚，但工作节奏紧张且福利未明确。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合追求技术成长和职业发展、能接受高强度工作的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活55
使命价值65

薪资福利

80较高

该职位为跨国半导体巨头的高级技术岗，薪资水平在市场中具有较强竞争力，但具体福利未在JD中披露。

薪资信号未披露（AI估算：45K-70K/月）

成长发展

85较高

岗位聚焦5nm/3nm先进工艺，技术前沿，能提供深入的工程挑战和个人成长机会，职业发展路径清晰。

技术前沿前沿/新兴技术
技术栈ASIC、VLSI、Synthesis、STA、Physical Design、DFT、DRC/LVS、Perl/Tcl/Python
成长机会career path、technical challenge
业务类型ambiguous

工作生活

55较低

工作地为张江科技园区，办公环境为现场，JD未提及弹性工作或加班情况，生活平衡取决于项目压力。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

65中等

芯片行业处于高速发展期，技术具有较高社会价值，但JD未突出使命愿景，意义感主要来自技术本身。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

威睿 的其他在招职位

相似职位推荐

Watch Jobs