高通
VLSI IP Characterization Engineer, Senior to Staff
VLSI IP Characterization Engineer, Senior to Staff
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Cmos
Eda
Finfet
Ip Characterization
Sta
Vlsi
值不值得投
80综合评分
综合评分 80
半导体巨头核心IP研发岗，技术前沿、发展空间大、薪资优厚，但工作节奏可能较快。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
2.7万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 220 个在招 · 其中芯片设计 12 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 210 个在招
职位详情
关于这个职位
该职位加入高通TECHIP团队，负责VLSI IP特征化工作
需要扎实的VLSI学术背景和软件编程能力，参与工业级EDA工具自动化及IP特征化项目
适合具备数字电路设计优化及标准单元/存储器IP背景的资深工程师
最低要求
具备CMOS、FinFET逻辑和晶体管的基础知识，以及数字电路设计优化的基础
具备标准单元/存储器/IO电路知识及IP特征化背景
具备较强的逻辑和问题解决能力，以及出色的分析和调试技能
在UNIX/Linux计算平台上具备强大的Python或Perl软件编程技能
具有高度积极性、优秀的团队精神和良好的沟通能力
科学、工程或相关专业学士学位，且具备2年以上ASIC设计、验证、确认、集成或相关的工作经验
或相关专业硕士学位，且具备1年以上相关经验
或相关专业博士学位
工作职责
参与TECHIP团队的VLSI IP特征化工作，应用CMOS、FinFET及数字电路设计优化知识进行标准单元/存储器/IO电路的IP特征化
使用Python或Perl在UNIX/Linux平台上进行软件编程，开发工业级EDA工具自动化脚本
进行数据分析与可视化，支持大规模软件自动化赋能
参与前端硅前设计流程，包括RTL验证、静态时序分析（STA）及物理设计相关的优化与验证工作
优先资格
在工业级EDA工具自动化、数据分析和可视化以及大规模软件自动化赋能方面具有实践经验
熟悉行业标准设计套件（DK）视图、基础IP的Liberty格式（高级建模格式CCS、LVF）、统计变化模型，并有相关开发经验
熟悉前端硅前设计流程、RTL设计/编码、逻辑设计、Verilog/System Verilog、RTL设计验证、System Verilog断言（SVA）、可测试性设计（DFT）、BIST建模经验
具有静态时序分析（STA）、物理设计经验者优先
具有SPICE仿真模型、设计规则验证程序（如DRC/LVS/ERC）经验者优先
优选学历：科学、工程或相关专业硕士学位
AI 洞察
优缺点分析
优点
- 加入全球领先的半导体巨头，接触最前沿的先进制程（FinFET）和核心IP技术
- 岗位技术壁垒高，积累的IP特征化和EDA自动化经验在芯片设计行业极具竞争力
- 跨国企业平台，提供规范的技术培训体系和广阔的内部转岗机会
- 先进制程下的IP特征化和建模技术难度较大，需要持续学习新的工艺节点和EDA工具
- 适合具备扎实VLSI基础和编程能力，希望在半导体底层IP和先进制程领域深耕的资深芯片设计工程师
缺点 / 挑战
- 作为Senior to Staff级别，可能需要承担较复杂的项目交付压力和技术攻关任务
角色解读
- 从IP特征化工程师向资深技术专家（Staff）发展，深入掌握先进制程（如FinFET）下的IP建模与优化
- 未来可横向扩展至前端设计、物理设计或EDA工具开发等核心芯片研发领域
- 负责VLSI IP的特征化工作，包括标准单元、存储器和IO电路的建模与验证
- 使用Python或Perl在Linux/UNIX环境下开发自动化脚本，提升EDA工具的使用效率
- 参与前端硅前设计流程，进行RTL验证、静态时序分析（STA）及物理设计相关的优化
- 扎实的VLSI基础，熟悉CMOS、FinFET逻辑及数字电路设计优化
- 精通Python或Perl编程，具备在UNIX/Linux平台上的软件开发能力
- 熟悉IP特征化流程及行业标准格式（如Liberty、CCS、LVF等）
申请策略
- 高通非常看重基础知识和解决问题的能力，面试前需复习CMOS和数字电路基础
- 准备好过往项目中遇到的复杂调试案例，展示你的分析和排错能力
- 突出在标准单元、存储器或IO电路IP特征化方面的具体项目经验和成果
- 展示使用Python/Perl进行EDA工具自动化和数据分析的实战案例
- 强调对先进制程（如FinFET）及高级建模格式（CCS、LVF）的熟悉程度
- 深入学习静态时序分析（STA）和物理设计流程，提升对后端设计的理解
- 加强System Verilog和UVM验证方法学的学习，拓宽前端验证技能
面试指南
- STAR法则：针对项目经验题，按照情境、任务、行动、结果的框架清晰阐述
- 技术原理+实践案例：回答技术问题时，先简述底层原理，再结合自己做过的项目举例说明
- 请描述一个你使用Python或Perl进行EDA工具自动化的具体项目，遇到了哪些挑战？
- 在IP特征化过程中，如何处理统计变化模型（Statistical variation models）？
- 请解释FinFET工艺相比传统CMOS在IP特征化时有哪些不同的考量？
- 如果静态时序分析（STA）结果出现违例，你通常的排查和解决思路是什么？
- 复习数字电路设计、CMOS/FinFET器件物理基础，以及Liberty/CCS等时序模型格式
- 准备1-2个自己主导的自动化脚本开发或IP建模项目，能够深入讲解技术细节和优化效果
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
作为全球领先的半导体巨头，高通提供具有市场竞争力的薪酬和完善的福利体系，资深岗位薪资处于行业上游。
薪资信号偏高 (1.8千–3.5万/月)
成长发展
90较高
岗位涉及先进制程和核心IP技术，技术壁垒高，且跨国巨头平台能提供丰富的技术资源和成长空间。
技术前沿前沿/新兴技术
技术栈VLSI、CMOS、FinFET、Python、Perl、EDA、IP Characterization、Liberty、Verilog、STA
业务类型profit_center
工作生活
60中等
JD未明确提及工作模式和加班情况，但半导体研发岗位通常工作节奏较快，WLB情况需视具体团队而定。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
半导体行业是国家战略和科技发展的核心领域，参与底层IP研发具有较高的行业价值和使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
高通 的其他在招职位
相似职位推荐
Watch Jobs