Infinera
Analog/Mixed Signal Design Engineer
Analog/Mixed Signal Design Engineer
发布于 7 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Adc
Cmos Finfet
Dac
Matlab
Pll
Serdes
值不值得投
80综合评分
综合评分 80
台湾上市光通信企业核心研发岗，技术前沿且壁垒高，适合追求技术深度与行业前景的资深模拟IC专家。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.3万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
3 个在招
市场机会
选择面较广
新竹 · 芯片设计 · 约 220 个在招
职位详情
关于这个职位
该职位负责在先进CMOS FinFET工艺下设计和分析高速、高性能模拟/混合信号电路（如数据转换器、PLL和SERDES），并推动设计至量产阶段
你需要主导电路设计、版图规划、测试计划制定，并与跨部门团队合作确保产品质量
最低要求
电子工程硕士需8-12年经验，或电子工程博士需4-8年经验（Principal Design Engineer 最低要求）
极其熟悉基本CAD工具，如Cadence Virtuoso, Spectre, Incisive, Calibre, EMX, 和 Totem EM/IR等
在深亚微米CMOS技术中设计复杂模拟/混合信号IP或芯片方面有可靠的业绩记录
具有将高性能模拟IP（包括但不限于高速ADC、高速DAC和高频低抖动PLL）推向量产的经验
对CMOS模拟/混合信号设计方法和电路分析有扎实的理解
对器件物理和版图效应的影响有良好的理解
能够使用Verilog-A或Verilog-AMS对模块和电路进行行为级建模
能够在快节奏的专业环境中与当地或远程团队成员协作
支持并遵守团队的设计方法和发布流程
工作职责
设计、实现和仿真各种高速模拟电路的功能和性能，包括ADC和DAC
创建版图规划以优化整体性能
监督版图活动并为版图工程师提供简明指导，必要时需亲自绘制版图
探索不同拓扑结构的权衡，并提出最佳解决方案，以在功耗/面积/线性度/带宽等方面达到或超过要求
制定模拟测试计划，并与PE/TE团队合作，对产品功能和性能进行表征，以确保质量
需要支持并遵守团队的设计方法和发布流程
优先资格
流利的口头和书面沟通能力
独立解决问题并克服设计挑战
自我激励且注重细节
具备（光）通信理论和Matlab编程知识
AI 洞察
优缺点分析
优点
- 处于光通信和高速接口芯片的核心领域，技术壁垒高，行业前景广阔
- 能接触到先进的FinFET工艺和完整的量产流程，对个人技术实力提升巨大
- 具备扎实模拟IC设计功底，有高速数据转换器或SerDes设计经验，且追求在半导体底层技术深耕的资深工程师
缺点 / 挑战
- 高速模拟电路设计难度极大，对器件物理和版图效应要求极高，面临较大的技术攻坚压力
- 需要与版图、测试等多个团队紧密协作，沟通与协调成本较高
角色解读
- 可向首席模拟设计专家（Principal/Fellow）或模拟设计团队技术管理方向发展
- 在高速接口和光通信芯片领域积累深厚技术壁垒，成为行业稀缺的底层技术专家
- 负责高速模拟/混合信号电路（如ADC、DAC、PLL、SERDES）的设计、仿真与优化
- 主导从架构探索、版图规划到流片测试及量产的全流程，确保产品性能达标
- 精通Cadence等EDA工具，具备深亚微米/FinFET工艺下的模拟电路设计经验
- 熟悉器件物理、版图效应及Verilog-A行为级建模，能独立解决复杂设计挑战
申请策略
- 准备详细的项目作品集或技术文档（在保密允许范围内），展示从架构到量产的完整设计思路与权衡过程
- 突出在深亚微米/FinFET工艺下的高速ADC/DAC/PLL设计经验及量产成果
- 详细列出使用的EDA工具及解决过的复杂电路设计难题，展示技术深度
- 复习并深化对高速接口标准（如PCIe, Ethernet）及光通信基础理论的理解
- 提升Verilog-A建模及系统级仿真能力，以应对更复杂的混合信号验证需求
面试指南
- 采用STAR法则，重点突出技术难点分析、方案权衡过程（Trade-off）以及最终量产的性能指标达成情况，用数据说话
- 请分享一个你主导的最复杂的高速ADC/DAC设计项目，遇到了哪些挑战及如何解决？
- 在FinFET工艺下，版图效应对模拟电路性能有哪些具体影响，你是如何优化的？
- 如何权衡高速SerDes设计中的功耗、面积和线性度？
- 请描述一次你与版图工程师或测试团队合作解决重大Bug的经历
- 复习CMOS模拟集成电路设计经典理论，特别是高速数据转换器和PLL的架构与噪声分析
- 了解Infinera在光通信和相干光模块领域的最新产品动态及技术路线
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
资深Principal级别岗位，在台湾半导体行业属于高薪阶层，且上市公司通常有较好的分红与福利体系。
薪资信号未披露（AI估算：3千–5.5万/月）
成长发展
90较高
接触先进FinFET工艺和高速光通信核心技术，技术壁垒极高，有利于在模拟IC设计领域建立深厚的专业护城河。
技术前沿前沿/新兴技术
技术栈CMOS FinFET、ADC、DAC、PLL、SERDES、Cadence Virtuoso、Verilog-A
业务类型profit_center
工作生活
60中等
资深技术岗通常工作节奏较快，且需跨部门协作，但台湾科技业整体办公环境较好，具体WLB情况未明确。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
光通信技术是推动全球高速数据传输和AI算力网络发展的关键基础设施，具有较高的社会价值和行业使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Infinera 的其他在招职位
相似职位推荐
Watch Jobs