Infinera
Analog Layout Engineer
Analog Layout Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Drc/Lvs
Em/Ir Drop
Finfet
Virtuoso
值不值得投
74综合评分
综合评分 74
台湾上市 IC 企业资深模拟版图岗，接触 7nm/5nm 前沿工艺，技术成长空间大，WLB 未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
3 个在招
市场机会
选择面较广
新竹 · 芯片设计 · 约 220 个在招
职位详情
关于这个职位
该职位负责使用高级CAD工具进行模拟和混合信号电路的版图设计，确保满足严格的匹配性能、面积和功耗要求
你需要与电路设计师紧密合作，优化Floor plan、电源网格和信号完整性，并在最新的先进工艺节点（如7nm/5nm FinFET）下完成高质量的版图交付
最低要求
极其熟悉版图编辑工具，如 Virtuoso
高度精通 DRC/LVS/ERC 相关工具和流程，如 Calibre、PVS（或 IC Validator）
在深亚微米 CMOS 技术（特别是 7nm 和 5nm FinFET 技术）的版图设计方面拥有丰富经验
对电迁移和 IR drop、RC 延迟、自热、电容串扰等问题有扎实的理解
对模拟版图要求（如匹配和屏蔽）有扎实的理解
具备自动 P&R 或芯片级 Floor planning 及芯片级版图集成的知识
工作职责
与电路设计师紧密合作，优化 Floor plan
执行日常版图编辑、DRC/LVS 任务，以确保版图质量
构建稳固的电源网格，以实现更好的电源完整性
与电路设计师合作优化版图质量，包括但不限于匹配和信号完整性
采用高效的设计方法，减少迭代次数并及时交付产品
优先资格
对模拟设计方法（包括使用版图约束）有扎实的理解
具备执行 RC 提取和 EM/IR 分析的知识
具备 CAD 工具设置和维护的知识
能够生成 pCell 和 pyCell 以促进版图设计
具备出色的沟通技巧和团队精神，能够与跨多个站点和职能的成员合作
具备高速、高性能模拟和混合信号电路版图设计经验
AI 洞察
优缺点分析
优点
- 接触最新的先进工艺节点（7nm/5nm FinFET），技术壁垒高，行业需求稳定
- 在已上市的大型半导体企业工作，平台大且项目资源丰富
- 先进工艺下的物理效应（如自热、串扰）复杂，对设计精度和迭代效率要求极高
- 适合具备扎实模拟版图基础、对先进工艺有浓厚兴趣，且具备良好跨团队沟通能力的硬件/IC设计人才
缺点 / 挑战
- 需要与多地、多职能团队紧密协作，沟通成本较高
角色解读
- 从初级版图工程师成长为高级版图专家或版图团队负责人
- 也可向 CAD 工具开发、芯片级 Floor planning 或模拟电路设计方向横向拓展
- 负责模拟和混合信号电路的版图设计，使用高级 CAD 工具进行日常版图编辑和物理验证（DRC/LVS）
- 与电路设计师紧密合作，优化 Floor plan、电源网格和信号完整性，确保满足严格的匹配性能和功耗要求
- 精通 Virtuoso 等版图编辑工具及 Calibre 等物理验证工具
- 具备深亚微米 CMOS（特别是 7nm/5nm FinFET）工艺下的版图设计经验
- 深入理解 EM/IR drop、RC 延迟及模拟版图匹配等物理效应
申请策略
- 了解 Infinera 的核心业务（光通信/网络设备）及其对高速模拟/混合信号电路的需求，在面试中展现对行业应用的认知
- 突出在 7nm/5nm FinFET 工艺下的成功流片经验
- 强调在 EM/IR drop、信号完整性优化及减少设计迭代次数方面的具体成果
- 提升对自动化版图设计（如 pCell/pyCell）及芯片级 Floor planning 的掌握
- 深化对高速、高性能混合信号电路版图设计的理解
面试指南
- 采用 STAR 法则（情境、任务、行动、结果），重点突出在先进工艺下解决复杂物理效应的具体技术手段，以及最终对 PPA（性能、功耗、面积）的改善数据
- 在 7nm/5nm FinFET 工艺下，你是如何处理自热效应和电容串扰的？
- 请分享一个你通过优化 Floor plan 或电源网格显著提升电源完整性的案例
- 在 DRC/LVS 报错难以解决时，你通常的排查思路是什么？
- 如何评估并减少版图设计中的迭代次数以提高交付效率？
- 复习深亚微米工艺下的寄生效应及模拟版图匹配原则
- 准备 1-2 个自己主导的复杂混合信号版图设计项目案例，并熟悉 Virtuoso 和 Calibre 的高级用法
职位点评
薪资福利75
成长发展85
工作生活60
使命价值70
薪资福利
75中等
台湾大型上市 IC 企业，5-10 年经验属于资深级别，薪资福利处于行业较好水平，但 JD 未明确披露具体薪资数字。
薪资信号未披露（AI估算：1.5千–2.5万/月）
成长发展
85较高
岗位涉及 7nm/5nm 等最新工艺技术和高速混合信号设计，技术前沿性高，能极大提升个人在先进工艺版图设计领域的核心竞争力。
技术前沿前沿/新兴技术
技术栈Virtuoso、Calibre、FinFET、7nm、5nm、DRC/LVS、pCell、pyCell
业务类型ambiguous
工作生活
60中等
JD 未明确提及工作模式和 WLB 相关信息，但半导体行业通常节奏较快，且需要跨站点协作，可能存在一定的加班压力。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
光通信和高速网络设备属于支撑全球数字基础设施的关键领域，具有一定的社会价值，但 JD 未明确强调使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Infinera 的其他在招职位
相似职位推荐
Watch Jobs