联发科
Senior Digital Design Engineer
Senior Digital Design Engineer
发布于 1 天前普通员工/个人贡献者
AI 估算 · 35k–65k · AI 参考估算
HsinChu, Taiwan
中级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Asic设计流程
Eda工具
Ppa优化
Rtl
Soc架构
Verilog/Vhdl
数字Ic设计
时序收敛
值不值得投
81综合评分
综合评分 81
通信芯片核心数字设计岗，技术含金量高，成长性强，但工作强度可能较高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
50K
比芯片设计中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
83 个在招 · 其中芯片设计 22 个
市场机会
选择面较广
芯片设计 · 约 580 个在招
职位详情
关于这个职位
这是联发科在台湾新竹的高级数字设计工程师职位，专注于4/5/6G调制解调器硬件平台的数字设计与功耗、性能、面积（PPA）优化
您将参与从硬件架构定义、RTL编码、子系统集成到时序收敛的完整前端设计流程，致力于提升设计方法与集成效率
最低要求
拥有数字IP/子系统设计与流程的一些经验（架构设计、RTL编码、设计集成、验证、PPA优化）
拥有前端或后端实现流程及相关EDA工具的一些经验
最好具备时钟树结构和功耗分析流程的经验
最好具备包括MCU、总线、缓存、时钟、复位和调试系统在内的SoC平台架构经验
最好了解4/5G调制解调器用户平面系统和IP层功能
工作职责
负责4/5/6G调制解调器硬件平台IP与子系统的数字设计及PPA优化
定义数字IP/系统的硬件架构：包括时钟、总线（AXI/APB/NOC等）、异步设计、高速接口以及用于子系统设计的新IP
负责从RTL到门级的子系统集成，包括时序收敛和可测试性设计
改进设计方法学与集成流程
AI 洞察
优缺点分析
优点
- 行业影响力：联发科是全球主要的芯片设计公司之一，项目成果会直接影响亿万终端用户
- 专业成长：在大型芯片设计项目中能系统性地锻炼从架构到物理实现的全流程能力
- 知识更新快：通信标准（如5G-Advanced, 6G）和设计方法学持续演进，需要不断学习
- 适合具备数字IC前端设计经验，对芯片架构和底层实现有热情，追求在通信芯片领域深耕，并希望在大型项目中锤炼技术的工程师
缺点 / 挑战
- 技术前沿：直接参与全球领先的移动通信芯片研发，技术含量高，能接触到最前沿的数字IC设计挑战
- 技术难度高：通信芯片设计复杂，PPA优化需要在功耗、性能、面积之间做精细权衡，挑战大
- 项目周期长且压力大：芯片设计周期长，且对一次成功（Tape-out）的要求极高，关键节点压力巨大
角色解读
- 技术专家路线：深入某一技术领域（如高速接口、低功耗设计、PPA优化），成为团队核心技术骨干
- 架构师路线：从模块设计扩展到更复杂的IP或子系统架构设计，最终参与顶级SoC的架构规划
- 技术管理路线：在积累深厚技术经验后，转向带领技术团队，负责项目交付与技术决策
- 参与先进通信芯片（4/5/6G Modem）中数字逻辑模块和子系统的架构设计与RTL实现
- 优化芯片的功耗、性能和面积（PPA），这是数字IC设计的核心目标
- 负责将RTL代码综合为门级网表并完成时序收敛，确保设计可制造
- 改进现有的设计流程和方法学，提升团队整体效率
- 扎实的数字电路设计基础，熟练掌握Verilog/VHDL进行RTL编码
- 熟悉ASIC前端设计流程，包括逻辑综合、时序分析、功耗分析等，并能使用相关EDA工具（如Synopsys, Cadence工具链）
- 了解SoC架构，包括CPU、总线（AXI/APB等）、时钟、复位等子系统
- 具备通信协议（如4/5G调制解调器）的基本知识是重要加分项
申请策略
- 研究联发科近期发布的通信芯片技术白皮书或新闻，了解其技术方向和产品重点
- 在面试中，准备讲述一个你如何通过优化设计显著改善PPA或解决复杂时序问题的具体案例
- 重点突出在数字IP或子系统设计项目中的具体贡献，特别是RTL编写、时序收敛、PPA优化的实际成果
- 详细列出使用过的EDA工具（如VCS, Design Compiler, PrimeTime等）和熟悉的脚本语言（如Python, TCL）
- 如果有关于通信协议、SoC平台架构或高速接口的设计经验，务必清晰说明
- 深入理解主流低功耗设计技术（如Clock Gating, Power Gating, Multi-Vt）
- 学习更先进的综合与时序优化策略
- 加强对5G调制解调器架构和关键模块（如Turbo/LDPC编解码器）的了解
面试指南
- 使用STAR法则（情境、任务、行动、结果）结构化地讲述项目经验，量化你的贡献和成果
- 对于技术原理问题，先阐述核心概念，再结合你的实际操作或项目经验进行说明，展示深度
- 对于流程或方法论问题，可以从问题识别、分析、解决、验证闭环的角度来回答，并体现你的系统性思维
- 请介绍你过去做过的最复杂的数字IP或子系统设计，你在其中负责什么？遇到了什么挑战？
- 如何进行PPA优化？请结合一个具体例子说明你采取了哪些措施，效果如何？
- 描述一下你对AXI总线协议的理解，以及在设计中如何确保跨时钟域数据传输的可靠性？
- 如果时序无法收敛，你会按照怎样的步骤进行排查和修复？
- 你对我们目前采用的芯片前端设计流程有什么改进想法？
职位点评
薪资福利85
成长发展90
工作生活65
使命价值80
薪资福利
85较高
作为上市芯片设计公司的资深工程师岗位，薪资福利体系预计较为完善，在台湾新竹地区具有竞争力。
薪资信号未披露（AI估算：35K-65K/月）
成长发展
90较高
该职位要求前沿的通信芯片数字设计技术，涉及从架构到物理实现的全流程，技术深度和成长空间很大。
技术前沿前沿/新兴技术
技术栈5G/6G Modem、数字IP设计、PPA优化、SoC架构、RTL设计、时序收敛
成长机会设计方法学和集成流程改进
业务类型profit_center
工作生活
65中等
职位要求现场办公，芯片设计行业在关键阶段通常工作强度较高，且未提及弹性工作或WLB相关安排。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
参与构建驱动移动通信的基础设施芯片，对全球互联互通有直接贡献，行业价值明确。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs