
威睿
IC Design Engineer (DFT)
IC Design Engineer (DFT)
发布于 大约 9 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
芯片设计
5Nm/3Nm
Asic
Atpg
Dft
Jtag
Mbist
Mentor
Sta
AI 估算 · 35k–55k
上海资深DFT工程师,5年以上经验,外企芯片公司,薪资竞争力强,月薪35-55K,15薪。
职位详情
关于这个职位
这是博通(Broadcom)在上海张江的IC设计工程师(DFT方向)职位,专注于芯片可测性设计
你将参与5nm/3nm先进制程芯片的DFT架构定义、扫描链/BIST等测试逻辑的实现与验证,并与ATE测试团队协作完成芯片调试
适合有5年以上数字IC设计经验、熟悉DFT流程的资深工程师,是接触前沿制程和ASIC全流程的绝佳机会
最低要求
本科或硕士学历,5年以上相关经验
深入了解通用DFT方法论,如BIST、SCAN、JTAG和ATPG
熟悉Mentor/Synopsys DFT流程和工具
具有综合/STA约束开发经验
有多模式、多角STA经验,理解Sign-Off检查
工作职责
参与芯片级DFT架构定义
实现基本的DFT方案,包括扫描链、边界扫描、MBIST、Logic BIST和SSN
通过仿真验证所有DFT逻辑和测试向量
进行测试模式静态时序分析
参与ATE调试,并在ATE上调试DFT模式
优先资格
优先学历:硕士
优先专业:微电子或相关学科
AI 洞察
优缺点分析
优点
- 接触5nm/3nm最先进制程,技术含量高,提升个人竞争力
- 博通是行业领导者,平台大,资源丰富,职业发展路径清晰
- DFT方向人才稀缺,薪资回报高,行业需求稳定
- 工作强度较大,芯片流片和调试阶段可能需要加班
- 需要不断学习新工具和工艺技术,知识更新快
- 适合有多年数字IC设计经验,对测试和DFT方向有浓厚兴趣,喜欢解决复杂技术问题,并愿意在先进制程领域深耕的工程师
缺点 / 挑战
- 对综合、STA、验证等多领域能力要求高,挑战性强
角色解读
- 资深DFT工程师→DFT技术专家或项目经理,带领团队负责整体DFT方案
- 向物理设计、验证或架构方向转型,成为全流程的芯片设计专家
- 在博通这样的大型半导体公司,有跨部门合作和晋升管理岗位的机会
- 参与芯片DFT架构定义,规划可测性设计方案,确保芯片可被高效测试
- 实现扫描链、MBIST、Logic BIST等DFT逻辑,并进行仿真验证
- 进行测试模式的静态时序分析,确保时序收敛
- 与ATE团队合作,调试芯片测试向量,解决量产测试问题
- 深入理解DFT方法论,包括SCAN、BIST、JTAG、ATPG等
- 熟悉Mentor/Synopsys的DFT工具,如Tessent、DFT Compiler等
- 具备RTL设计和验证基础,能编写约束并进行STA分析
- 了解ASIC全流程,有实际流片和ATE调试经验更佳
申请策略
- 博通是外企,准备英文简历,并练习英文技术面试
- 关注公司近期发布的DFT相关专利或论文,了解技术方向
- 突出DFT项目经验,特别是扫描链、BIST、ATPG的实现和调试
- 强调STA和约束开发能力,展示多模式多场景时序分析经验
- 列出熟悉的具体工具(如Tessent、DFT Compiler)和工艺节点
- 如果有ATE调试经验,务必重点描述
- 复习DFT核心原理,加深对ATPG算法和故障模型的理解
- 熟悉Synopsys和Mentor最新工具的使用,可提前学习教程
面试指南
- 用STAR法则描述项目经历:情境、任务、行动、结果
- 针对技术概念题,先给出定义,再结合实际项目说明应用
- 对于调试类问题,强调逻辑排查思路和工具使用
- 请详细介绍一个你负责过的DFT项目,包括架构设计和遇到的问题
- 如何做多模式、多corner的STA分析?
- 解释一下MBIST的工作原理和实现流程
- 在ATE上调试时,遇到低良率如何排查?
- 如何优化测试时间和测试覆盖率之间的平衡?
职位点评
65
综合评分
博通先进制程DFT工程师,前沿技术、薪资优厚,但工作强度可能较高,WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
更适合这类人
这个职位最适合追求技术深度和职业成长,能接受现场办公和高强度工作的资深IC工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利60
成长发展90
工作生活40
使命价值65
薪资福利
60中等
职位薪资水平较高,但JD未明确福利待遇,属于外企标准包,薪酬竞争力不错。
薪资信号未披露(AI估算:35K-55K/月)
成长发展
90较高
职位涉及5nm/3nm最先进工艺,DFT技术前沿,且明确提供职业成长机会,发展性极强。
技术前沿前沿/新兴技术
技术栈DFT、Scan、MBIST、ATPG、STA、5nm/3nm、ASIC
成长机会grow personal career path
业务类型ambiguous
工作生活
40较低
工作地点在上海张江科技园,要求现场办公,未提及弹性工作或WLB,可能有一定强度。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及(无法判断)
使命价值
65中等
半导体行业属于国家战略方向,博通在行业内有重要地位,但职位本身社会直接贡献感一般。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
威睿 的其他在招职位
Staff Layout Engineer
威睿 · China-Shanghai-Zhangjiang Hi TechAI 估算 · 40k-65kStaff Layout Engineer
威睿 · China-Shanghai-Zhangjiang Hi TechAI 估算 · 45k-70kR&D Engineer Fab Process
威睿 · Taiwan-Hsinchu-Puding RoadAI 估算 · 30k-50kR&D Physical Design Engineer
威睿 · 上海市AI 估算 · 35k-50kSubstrate Engineer
威睿 · Taiwan-Hsinchu-Puding RoadAI 估算 · 35k-55k
相似职位推荐
Watch Jobs