地平线
【地瓜机器人】IP开发工程师-CBB方向
【地瓜机器人】IP开发工程师-CBB方向
发布于 大约 5 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ahb
Apb
Axi
Cbb
Cdc
Ddr
Ip开发
Jedec
Rtl设计
值不值得投
72综合评分
综合评分 72
技术驱动型岗位，前沿芯片设计领域，发展性强，但WLB和办公灵活性信息不足。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
24K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 380 个在招 · 其中芯片设计 17 个
市场机会
选择面较广
北京 · 芯片设计 · 约 110 个在招
职位详情
关于这个职位
这个职位是地平线的IP开发工程师，专注于CBB方向，负责参与通用可复用基础模块（如FIFO、协议转换桥、DMA控制器等）的需求分析、方案设计、RTL开发和集成验证，推动基础模块的标准化和参数化，以实现跨项目复用
最低要求
计算机、微电子、集成电路、电子信息等相关专业，硕士及以上学历
具备扎实的数字电路基础知识，熟练使用 Verilog / SystemVerilog 进行 RTL 设计
熟悉DDR JEDEC协议者优先
熟悉 AMBA 系列总线协议（AXI / AHB / APB / CHI 等），有跨时钟域（CDC）设计经验者优先
有 IP / 模块级设计或验证经验者优先
在 DRAMC、CBB 或 NoC 任一方向有相关经验者优先
熟悉 Lint、CDC、综合、时序分析等流程者优先
具备脚本编写能力与经验（Makefile / Python / Perl / TCL）
主动积极，学习能力和沟通能力强，具备团队协作精神
工作职责
参与通用、可复用基础模块的需求分析、方案设计、RTL开发和集成
包括不限于各种 FIFO、RR arbiter、AXI/AHB/APB 协议转换桥、CDC 组件、QoS regulator、DMA controller、timer、wdt、GIC 等
完成模块级验证、Lint、CDC、综合检查及相关文档编写
推动基础模块标准化、参数化，形成可在不同项目中复用的CBB
优先资格
熟悉DDR JEDEC协议
熟悉 AMBA 系列总线协议（AXI / AHB / APB / CHI 等），有跨时钟域（CDC）设计经验
有 IP / 模块级设计或验证经验
在 DRAMC、CBB 或 NoC 任一方向有相关经验
熟悉 Lint、CDC、综合、时序分析等流程
AI 洞察
优缺点分析
优点
- 深入芯片底层设计，积累数字电路和协议栈的扎实技术功底
- 公司平台较大，有机会参与跨项目协作和标准化建设，提升系统级视野
- 芯片设计周期长、复杂度高，需应对严格的时序和验证要求
- 项目可能涉及多团队协作，沟通协调和文档编写要求高
- 适合对数字芯片设计有浓厚兴趣，注重技术深度和细节，能承受严谨工作流程，并希望在硬件基础模块领域长期发展的工程师
缺点 / 挑战
- 参与行业前沿的智能驾驶芯片研发，技术栈现代且具有挑战性
- 需持续跟进JEDEC、AMBA等协议更新，学习压力较大
角色解读
- 从模块设计工程师成长为核心IP架构师，负责更复杂的子系统设计
- 向技术管理方向发展，如带领小组攻克关键技术难点
- 深耕芯片基础领域，成为CBB或特定协议（如DDR、NoC）方面的专家
- 负责数字芯片中通用基础模块（如协议桥、DMA、时钟域交叉组件）的RTL设计、验证与集成
- 编写验证脚本和文档，确保模块符合Lint、CDC、综合和时序分析要求
- 推动模块标准化与参数化，打造可跨项目复用的CBB，提升研发效率
- 精通Verilog/SystemVerilog进行RTL开发，具备扎实数字电路和AMBA总线协议知识
- 熟悉芯片验证流程，包括Lint、CDC检查、综合和时序分析工具
- 掌握脚本语言如Python、Perl或TCL，用于自动化流程
- 具备跨时钟域设计、IP模块级设计或验证的实际经验
申请策略
- 研究地平线在智能驾驶芯片领域的技术方向，了解CBB模块在产品中的应用场景
- 面试前准备1-2个完整的RTL设计案例，能够详细讲解设计思路、验证方法和遇到的挑战
- 突出使用Verilog/SystemVerilog进行RTL设计的项目经验，尤其是FIFO、总线桥等具体模块
- 详细描述参与过的验证流程（如CDC、Lint）和使用工具（如Synopsys/Cadence工具链）的经验
- 强调跨时钟域设计、IP复用或CBB相关的实践成果
- 列出熟练的脚本语言（Python/Perl/TCL）及在自动化验证中的应用案例
- 深入复习AMBA协议（AXI/AHB/APB）和DDR JEDEC标准，准备相关技术问题
- 实践Lint、CDC和综合工具（如Design Compiler）的使用流程，理解常见问题
面试指南
- 对于设计案例，采用STAR原则：情境、任务、行动、结果，突出技术决策和验证覆盖
- 对于协议和方法类问题，先阐述基本原理，再结合实际项目经验说明应用
- 对于流程和工具问题，强调对标准流程的理解和实际操作中的优化经验
- 请描述你过去设计的一个FIFO或总线桥模块，包括RTL实现和验证方案
- 跨时钟域（CDC）设计有哪些常见同步方法？如何避免亚稳态？
- 如何确保一个IP模块的可复用性和可配置性？
- 在RTL设计中，你如何处理时序收敛问题？
- 请解释AMBA AXI协议中burst传输的握手机制
职位点评
薪资福利70
成长发展85
工作生活55
使命价值75
薪资福利
70中等
该职位属于上市企业核心技术岗，薪资估算处于市场中上水平，但JD未明确披露具体福利和薪资细节。
薪资信号未披露（AI估算：18K-30K/月）
成长发展
85较高
职位涉及前沿芯片设计技术，强调模块化、标准化和复用，对技术深度和系统思维有较高要求，成长路径清晰。
技术前沿前沿/新兴技术
技术栈Verilog、SystemVerilog、RTL设计、AMBA、CDC、DDR JEDEC、CBB
业务类型ambiguous
工作生活
55较低
JD未明确提及办公模式或WLB相关信息，无法判断工作强度和灵活性，推断为传统现场办公模式。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
智能驾驶芯片是高速增长赛道，技术具有创新性，但JD未强调社会价值或使命导向。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
地平线 的其他在招职位
相似职位推荐
Watch Jobs